③、粘贴到 led.v 中,按照下图方式粘贴,并进行保存 2、综合操作 ①、点击 Run Synthesis,弹出的窗口点击 OK ②、点击 “OK” ③、综合完成,点击 Cancel 3、设置 Set Up Debug ①、点击 Set Up Debug,弹出的窗口选择 Next ②、这里我们就可以看到我们源文件里面添加的调试的信息,然后
set up debug功能就在open synthesized design里,首先必须跑完综合流程,再打开综合。 接下来在sources窗口的旁边会出现netlist窗口(没有的话就在标题栏的window选项里) 如图,我添加了顶层文件为AD1_wrapper,里面包含了一个名为AD1_i的模块,我想观察其中DDC模块的I路输出,依次点开找到这个引脚,右键mark debug即可,...
1、将(*mark_debug = "true"*)添加到需要观察的信号前面。 (*mark_debug ="true"*)reg[1:0] key_s =2'b0; (*mark_debug ="true"*)reg[1:0] key_s_r =2'b0; (*mark_debug ="true"*)wiret10ms_done ; 2、为了观察到信号,先点击Run Synthesis 点击ok 3、单击Set Up Debug设置需要观察的...
③、粘贴到 led.v 中,按照下图方式粘贴,并进行保存 2、综合操作 ①、点击 Run Synthesis,弹出的窗口点击 OK ②、点击 “OK” ③、综合完成,点击 Cancel 3、设置 Set Up Debug ①、点击 Set Up Debug,弹出的窗口选择 Next ②、这里我们就可以看到我们源文件里面添加的调试的信息,然后点击 Next ③、下面也是...
B. 点击:Set Up Debug开始添加ILA; C. 添加debug信号: D. 对每个debug信号选择监测、抓取时钟: E. 设置抓取特性: F. 结束,保存ILA设置。ILA信息将存入工程的xdc约束文件: 到此,ILA插入结束,在place&route完成,产生configure bit后,下载进入FPAG即可使用ILA进行内部观测了。
9.2 MARK DEBUG 上面介绍了添加ILA IP的方式在线调试,下面介绍在代码中添加综合属性,实现在线调试。 9.2.1 首先打开led.v,将ila的例化部分注释掉 9.2.2 在led和timer_cnt的定义前面添加(* MARK_DEBUG=”true” *),保存文件。 9.2.3 点击综合 9.2.4 综合结束后,点击Set Up Debug ...
一、set up debug抓信号尽量不按照单根线抓 在通过set up debug抓信号的时候,想要抓取有一定位宽的信号时,常常会发现信号的名字变了,一个多bit位宽的信号变成了一根一根离散的信号,这…阅读全文 赞同5 添加评论 分享收藏 发表了文章2024-11-04 22:52 Fsw使用之1_IQ Analyzer功能 FPGA...
9.2 MARK DEBUG 上面介绍了添加ILA IP的方式在线调试,下面介绍在代码中添加综合属性,实现在线调试。 9.2.1 首先打开led.v,将ila的例化部分注释掉 9.2.2 在led和timer_cnt的定义前面添加(* MARK_DEBUG=”true” *),保存文件。 9.2.3 点击综合 9.2.4 综合结束后,点击Set Up Debug ...
下面就是例行操作,自动排版,检查,保存,复位,generate,产生顶层文件。然后先综合(Synthesis)一下,综合好后,打开Synthesis Design下的Set Up Debug,将显示为红色的无用信号删除(选中,点击红色的减号), 设置采样深度为1024, 其他默认,然后生成比特流文件。
15 set_property IOSTANDARD LVCMOS33 [get_ports phy_reset] 16 17 clk_pin 18 有一点相信调试过以太网的人大多都跳过一个坑:没有驱动PHY的复位输入信号。本人也在此处栽过跟头,这里直接连续赋值拉高PHY芯片复位信号。关于板级调试还有个小技巧,根据高亚军老师的书籍得知,将set up debug生成的ILA探针相关约束...