对于DDR3芯片和FPGA芯片主要参数介绍,参考上一篇文章《FPGA历险记——DDR3之带宽、位宽和频率使用》 二、MIG实例化 这里默认已经会用vivado新建工程,并会使用IP Catalog 找到MIG ip核)。 1)“MIG Output Options” 点击MIG打开后,来到“MIG Output Options” Create Design:勾选后代表从零开始构建MIG核; Verify P...
1、 根据器件的原理,如果你只用低8bit,那么会损失掉一半的地址空间; 2、 在对mig进行配置时,必须自定义器件,而不能随意更换器件型号或者直接忽略高8bit,这会导致初始化和校准无法完成。 硬件设计上需要注意哪些呢?下面是官方给的建议,建议按照要求设计。
用MIG核来驱动这片DDR3内存。DDR3的运行时钟Clock Period为400MHz(由MIG核自己产生这个时钟,从ddr3_ck_p和ddr3_ck_n引脚输出出来,用来驱动DDR3): 因为PHY to Controller Clock Ratio为4:1,所以MIG核输出的ddr3_ui_clk时钟是400MHz进行四分频后得到的100MHz时钟。ddr3_ui_clk_sync_rst为低电平时,表示ddr3...
validate没问题，编译下来也没问题，MIG还分配了地址，但是DDR无法正常读写。生成bit文件后打开SDK用了...
还没人回答吗?我的问题:在xupv5-110T板子上,使用MIG生成DDR2 controller的IP时,在MIG的 reserve pins页面,选择fixed pin out ,进入 pin selection 页面,在绑定管脚时,有些管脚无法绑定,比如,FPGA芯片的K29无法绑定到DDR2_WE_B信号。 2017-9-13 11:17:22 评论 举报 曰辰 提交评论 撰写...