fly-by拓扑是针对DDR3的时钟、地址控制和命令信号而言,数据信号就不存在fly-by拓扑的说法。时钟(CK.CK#)、地址(A15~A0)、控制和命令信号(RAS#,CAS#,WE#)。 对fly-by拓扑影响最大的是主干到颗粒的那段Stub线,所以必须严格控制stub的长度(时钟信号100mil左右,地址、控制等信号150mil左右),这个长度当然是越短越...
星型拓扑结构如上图所示,该总线拓扑结构下PCB布线比较复杂,阻抗不容易控制,但是PCB布线时序比较容易控制,只要控制从驱动端Driver到各个接收端Receiver的布线长度一致即可。星形拓扑结构需要特别在Receiver端做好信号匹配设计、消除终端反射。 星形拓扑结构可以有效地避免时钟信号不同步问题, 其缺点是每条分支上都需要终端电阻。
DDR使用fly-by拓扑的原因是为了减少时钟、地址和命令信号的传播延迟和同步切换噪声,从而提高信号完整性和系统性能。而数据总线则不需要使用fly-by拓扑,因为数据总线有两个特点: 一、是数据总线的信号是双向的,而时钟、地址和命令信号是单向的; 二、数据总线也可以通过写入校准(write leveling)来补偿由于fly-by拓扑引起...
通过按照DDR3规范的定义,采用读调整和写调整技术 来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息,允许校准工作在启动时自动完成。 在写调整期间,存储器控制器需要补偿额外的跨越时间偏移(对每个存储器器件,信号延迟是不同的),这是由于fly-by拓扑结构及选通...
相比T拓扑,fly-by在传输较高速率信号时更占优势一些,当然fly-by也并不就是完美的,它自身也存在很多缺陷,例如使用fly-by,负载之间有延时差,导致信号不能同时到达接收端。为解决这个问题,DDR3引入了read and write leveling,但是fly-by由于分支结构的存在,通道本身就存在一些缺点。例如:通道阻抗不连续;容性突变对时...
了解了链路中容性负载和感性负载对链路阻抗的影响后,下面我们就来看看在DDR的Fly_By设计链路中容性负载对链路阻抗的影响。如下是常见的DDR一拖五的Fly_By拓扑的设计方案,链路中一个主控拖五个负载颗粒,端接电阻放在最后一个颗粒后面。 我们先对比下做容性负载补偿前后DDR链路前端颗粒信号质量情况,因为对于Fly_By链路...
DDR3 fly-by拓扑设计 随着数字存储设备数据传输速率越来越快,拓扑结构对于信号质量的影响越来越大,对于DDR3数据传输速率已经达到1600Mbps以上,设计采用fly-by拓扑结构,但是在使用的过程中我们需要注意一些问题,否则会带来严重的信号完整性和时序问题,导致设计跑不到想要的高速率。
Fly-by拓扑实际上是菊花链拓扑中的一种特殊情况。当菊花链拓扑中的支路,也就是“SUB线”相当短的时候,可以将其称作为“fly-by”。Fly-by拓扑常见于DDR内存的设计中,由于DDR内存的存储速度极高,且DDR内存上的内存芯片往往是规则成行排布的,因此使用fly-by拓扑相对比较合适。
简单的说,Fly_by拓扑结构其实就是菊花链拓扑结构,只是在菊花链的基础上有一定的约束罢了,如下图一所示。 图一Fly_by拓扑结构 当然,Fly_by拓扑是针对DDR3的时钟、地址、控制和命令信号而言,数据信号就不存在fly-ly拓扑的说法啦,从上图一来看,这种结构要求主干线到各颗粒的分支尽量短(上图红色部分,时钟信号<150...
DDR3 T型拓扑和Fly-by拓扑和Write leveling详解 当主控芯片外挂多个DDR3颗粒时,通常有两种布局方式T型和Fly-by,对比这两种布局的优劣之前我们先讲一下同步切换噪声。 同步切换噪声和地线反弹 由于器件内部的接地引脚与地平面之间存在引线电感(寄生电感),所以理论上当每个信号翻转时(0→1或1→0)所带来的电流的变化...