芯片设计:预取FIFO的Verilog硬件实现,在原有的FIFO的基础上增加使能控制器和输出寄存器单元也就是FWFT Adapt逻辑 。其中使能控制器完成普通FIFO和FWFT FIFO 的rd和empty的转换。输出寄存器则是直接连接FIFO/RAM输出的数据作为最终FWFT FIFO的读数据rdata。
控制预取式FIFO的方法、预取式FIFO装置及芯片专利信息由爱企查专利频道提供,控制预取式FIFO的方法、预取式FIFO装置及芯片说明:本公开提供控制预取式FIFO的方法、预取式FIFO装置及芯片。所述控制预取式FIFO的方法包括:获取...专利查询请上爱企查