初始化MAC MII地址寄存器(ETH_MACMIIAR)写入PHY地址、PHY寄存器地址、时钟范围(CR),初始化MAC MII数据寄存器(ETH_MACMIIDR) 将写入位(MW)清0,繁忙位(MB)置1 触发对PHY寄存器读操作事务(事务期间对ETH_MACMIIAR与ETH_MACMIIDR的写操作无效) 复位繁忙位(MB) 将从PHY中读取的数据更新到MII数据寄存器(ETH_MACM...
当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位和繁忙位被置1时,SMI将向指定的PHY芯片指定寄存器写入ETH_MACMIIDR中的数据。写操作时序见图 SMI写操作。 当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从向指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。读操作时序见...
当以太网 MAC MII 地址寄存器 (ETH_MACMIIAR)的写入位和繁忙位被置 1 时, SMI将向指定的 PHY 芯片指定寄存器写入 ETH_MACMIIDR 中的数据。写操作时序见图 42-6。 当以太网 MAC MII 地址寄存器 (ETH_MACMIIAR)的写入位为 0 并且繁忙位被置 1 时,SMI 将从向指定的 PHY 芯片指定寄存器读取数据到 ETH_...
MAC内核就是通过SMI向PHY的寄存器写入数据或从PHY寄存器读取PHY状态,一次只能对一个PHY的其中一个寄存器进行访问。SMI最大通信频率为2.5MHz,通过控制以太网MAC MII地址寄存器 (ETH_MACMIIAR)的CR位可选择时钟频率。 1. SMI帧格式 SMI是通过数据帧方式与PHY通信的,帧格式如表 391,数据位传输顺序从左到右。 表391...
159 ETH->MACMIIAR = ETH_MACMIIAR_CR_Div102;160 161 //Valid Ethernet PHY or switch driver?162 if(interface->phyDriver != NULL)163 {164 //Ethernet PHY initialization165 error = interface->phyDriver->init(interface);166 }167 else if(interface->switchDriver != NULL)...
当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位和繁忙位被置1时,SMI将向指定的PHY芯片指定寄存器写入ETH_MACMIIDR中的数据。写操作时序见图 SMI写操作。 当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从向指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。读操作时序见...
MAC内核就是通过SMI向PHY的寄存器写入数据或从PHY寄存器读取PHY状态,一次只能对一个PHY的其中一个寄存器进行访问。SMI最大通信频率为2.5MHz,通过控制以太网MAC MII地址寄存器(ETH_MACMIIAR)的CR位可选择时钟频率。 1. SMI帧格式 SMI是通过数据帧方式与PHY通信的,帧格式如表391,数据位传输顺序从左到右。
当以太网MAC MII地址寄存器(ETH_MACMIIAR)的写入位和繁忙位被置1时,SMI将向指定的PHY芯片指定寄存器写入ETH_MACMIIDR中的数据。写操作时序图如下。 当以太网MAC MII地址寄存器(ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。读操作时序图如下。
当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位和繁忙位被置1时,SMI将向指定的PHY芯片指定寄存器写入ETH_MACMIIDR中的数据。写操作时序见图 396。图 396 SMI写操作当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从向指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。
当以太网MAC MII地址寄存器 (ETH_MACMIIAR)的写入位为0并且繁忙位被置1时,SMI将从向指定的PHY芯片指定寄存器读取数据到ETH_MACMIIDR内。读操作时序见 SMI读操作。 SMI读操作 40.4.2. MII和RMII接口 介质独立接口(MII)用于理解MAC控制器和PHY芯片,提供数据传输路径。RMII接口是MII接口的简化版本,MII需要16根通信...