RGMII时钟延迟的控制 如前文所说, 时钟Delay的来源是发送端, PCB走线以及接收端. 因此我们可以从Aurix端, 或者接收端来控制. 对于接收端如果是MAC, 需要查看该MAC是否支持Delay的设置, 对于PHY, 一般也是通过MDC/MDIO来设置. Aurix端有相应的寄存器实现RGMII的Delay控制. 涉及到的寄存器为SKEWCTL寄存器. 对于TXC和...
MDIO相当于Ethernet的I2C,就是用来配置PHY芯片的。 2. RGMII(Reduced Gigabit Media Independent Interface)是Reduced GMII(吉比特介质独立接口)。 RGMII均采用4位数据接口,工作时钟125MHz,并且在上升沿和下降沿同时传输数据,因此传输速率可达1000Mbps。 同时兼容MII所规定的10/100 Mbps工作方式,支持传输速率:10M/100M/...
现在结合数据芯片手册来说说AR8031。 AR8031支持两种模式RGMII模式和SGMII模式,也就是说有两种模式的设计,请 Rk3288以太网开发 调试方法 暂略! 5、遗留问题MAC_CLK 连接电阻可能会带来,丢包的问题,待验证!...内核和linux3.3内核以太网开发有些许变化, ①原理图: ②设备树: ③说明: ④注意(修改点) reset-gpio属...
RGMII時鐘延遲的控制 如前文所說, 時鐘Delay的來源是發送端, PCB走線以及接收端. 因此我們可以從Aurix端, 或者接收端來控制. 對於接收端如果是MAC, 需要查看該MAC是否支持Delay的設置, 對於PHY, 一般也是通過MDC/MDIO來設置。 Aurix端有相應的寄存器實現RGMII的Delay控制. 涉及到的寄存器為SKEWCTL寄存器. 對於TXC...
1,设置EMIO方式引出ETHE1 2,从GMII过度到RGMII GMII: 发送 gmii_tx_clk gmii_tx_d[7:0] gmii_tx_en gmii_tx_er 接收 gmii_rx_clk gmii_rx_d[7:0] gmii_rx_dv gmii_rx_er RGMII: 发送 tx_clk tx_d[3:0] tx_ctrl 接收 rx_clk rx_d[3:0] r... 查看原文 【转载】GMII,RGMII,SGMII,...
MDI接口始终是一个媒体接口。RGMII/MII接口始终是一个系统接口。SGMII接口既可以是系统接口,也可以是媒体接口。系统接口是mac和phy之间的接口,媒体接口是phy和RJ45端子间的接口。 eth的配置如下: 关于MDC和MDIO的补充:phy芯片的地址一般是0或者1(<<24), phy会有自己独立的MAC地址 ...
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
第一步是配置时钟参考,如下图所示。 第二步就是控制器的配置,包括速度、工作模式、MCA地址、buffer程度、MDIO等,如下图所示。 第三步,配置发送和接口的接口,以及使能RGMII的读写操作,配置数据接收的形式。 第四步,配置port硬件为复位类型,所有用于Eth驱动的输入引脚必须配置为PORT_PIN_RGMII_DRIVER,PORT_RGMII_IN...
Other Parts Discussed in Thread: AM3354 AM3354有两个ETH MAC接口,请问这两个MAC接口可以一个配置成RMII,另一个配置成RGMII吗?谢谢!