LAN8720A 是低功耗的 10/100M 以太网 PHY 层芯片,I/0 引脚电压符合EEE802.3-2005 标准,支持通过 RMI 接口与以太网 MAC 层通信,内置 10-BASE-T/100BASE-TX 全双工传输模块,支持 10Mbps 和 100Mbps。 LAN8720A 可以通过自协商的方式与目的主机最佳的连接方式(速度和双工模式),支持 HPAuto-MDIX 自动翻转功能...
可以方便的配置芯片自带的 ETH MAC ，可以配置 LwIP ，在 LwIP 中还可以选择一些 ETH PHY 芯片（比如...
从上图可以看出，CKS32F4xx系列必须外接PHY芯片，才可以完成以太网通信的，外部PHY芯片可以通过MII/RMII接口与CKS32F4xx系列内部MAC连接，并且支持SMI（MDIO&MDC）接口配置外部以太网PHY芯片。SMI接口，即站管理接口，该接口允许应用程序通过2条线：时钟(MDC)和数据线(MDIO)访问任意PHY寄存器。该接口支持访问多达32个...
5. MAC和PHY:MAC属于数据链路层,PHY在物理层,二者通过MII来传输数据。很多微控制器将MAC整合到芯片内部,而PHY则作为单独的外部模块。
CKS32F4xx系列芯片自带以太网模块,该模块包括带专用DMA控制器的MAC 802.3(介质访问控制)控制器,支持介质独立接口(MII)和简化介质独立接口(RMII),并自带了一个用于外部PHY通信的SMI接口,通过一组配置寄存器,用户可以为MAC控制器和DMA控制器选择所需模式和功能。
PHY 芯片地址设置 LAN8720A 可以通过 PHYAD0 引脚来配置,该引脚与 RXER 引脚复用,芯片内部自带下拉电阻,当硬复位结束后, LAN8720A 会读取该引脚电平,作为器件的 SMI 地址,接下拉电阻时(浮空也可以,因为芯片内部自带了下拉电阻),设置 SMI 地址为 0,当外接上拉电阻后,可以设置为 1。
phy_gpio_index为底板设计时复位phy芯片的管脚,此ETH使用gpio6_25作为复位phy芯片的管脚,则phy_gpio_index配置为25。管脚复用关系请参见表7-15。 Atlas 200I A2 加速模块提供了两个MDIO的控制器,寄存器基址分别为(MDIO0: 0xA0180000)和(MDIO1: 0xA0190000),用户应根据具体硬件配置选择。MDIO的信息请参考MDIO...
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
Aurix1G/2G芯片支持以太网功能, ETH与外部的MAC或者PHY之间的接口一般有如下几种, MII, RMII,RGMII, MDC/MDIO, 前几种用于数据传输, 而MDC/MDIO主要用于对PHY的管理, 通过该接口可以实现对PHY内部寄存器的读写和控制, 如下图所示 (图1) 图1 MDC/MDIO接口 ...
SMI又称站点管理接口,用于cpu与外置PHY芯片通讯,配置相关参数,包含MDC和MDIO两个管脚(CPU上有对应引脚,当然用普通GPIO口模拟SMI管理也是可行的,不过按照固定时序写入和读取数据)。‘ MII和RMII则是是两种不同的以太网数据传输接口,因为RMII在使用更少接口的情况下具有MII相同的功效,其中MII如下图连接即可: ...