SCR器件是除正向Diode外抗ESD能力最强的器件。它的结构如图7所示,当阳极出现Positive ESD Pulse时,Nwell/Pwell结发生雪崩击穿,击穿产生的电子电流和空穴电流分别流过电阻RNw和Rpw,使PNP器件和NPN器件开启,阳极的P+注入大量空穴,阴极的N+注入大量电子,注入的空穴成为NPN器件的基极电流,注入的电子成为PNP器件的基极电流...
1.因为N-Well的存在,ESD电流需要流过Nwell才能到达drain端,其镇流效果更好,NMOS的drain端承受的静电作用较少。 2.N-Well中载流子浓度较低,所以这种镇流结构中N-well与MOS中N+接触面会存在异质结,该异质结有利于GGNMOS中寄生三极管的击穿。 3.不需要silicide block的mask。 4.与NMOS的集成度更高,能降低接触电...
SCR结构阳极（Anode）端口接被保护的信号端口，阴极（Cathode）通过连接降容管接低电位，当阳极有ESD高电压到达时，Nwell与Pwell构成的J2结被击穿，流经R1上电流增加到使P+与Nwell结正偏或流经R2上电流增加到使得Pwell与N+结正偏，且ESD事件持续时间内可以为SCR结构提供充足的电流，SCR结构进入闩锁状态。SCR结构进...
本发明的特点主要在于:将nMOS管的漏极端串联用作电阻的环形阱区(Nwell),做为ESD耐压区域;将nMOS管的栅极通过多晶结构接地;采用偶数根复用源极;以及加上外圈的双层保护环。 应当理解,本发明以上的一般性描述和以下的详细描述都是示例性和说明性的,并且旨在为如权利要求所述的本发明提供进一步的解释。 附图说明 包...
许多低压制程用SCR(silicon-controlled rectifier)做ESD 保护电路,一个SCR保护电路的连接见右图,在CMOS制 程中,Q1为一垂直式的PNP,由nwell内的PSD和nwell以 及P-epi构成,横向NPN Q2有nwell,P-epi和相邻的NSD构 成,R1为nwell电阻,R2是substrate到P-epi的电阻。 SCR的触发是由Q1或Q2的collector-base的冲击引起...
它的结构如图7所示,当阳极出现Positive ESD Pulse时,Nwell/Pwell结发生雪崩击穿,击穿产生的电子电流和空穴电流分别流过电阻RNw和Rpw,使PNP器件和NPN器件开启,阳极的P+注入大量空穴,阴极的N+注入大量电子,注入的空穴成为NPN器件的基极电流,注入的电子成为PNP器件的基极电流,正反馈过程得以形成,使Nwell和Pwell均出现...
它的结构如图7所示,当阳极出现Positive ESD Pulse时,Nwell/Pwell结发生雪崩击穿,击穿产生的电子电流和空穴电流分别流过电阻RNw和Rpw,使PNP器件和NPN器件开启,阳极的P+注入大量空穴,阴极的N+注入大量电子,注入的空穴成为NPN器件的基极电流,注入的电子成为PNP器件的基极电流,正反馈过程得以形成,使Nwell和Pwell均出现强...
1.因为N-Well的存在,ESD电流需要流过Nwell才能到达drain端,其镇流效果更好,NMOS的drain端承受的静电作用较少。 2.N-Well中载流子浓度较低,所以这种镇流结构中N-well与MOS中N+接触面会存在异质结,该异质结有利于GGNMOS中寄生三极管的击穿。 3.不需要silicide block的mask。
针对HV端口的ESD防护,如图三所示,可以将HV Diode改进成为SCR,在HV Diode的HV NweLL中插入P+,在HV PweLL中插入N+,HV NweLL/HV PweLL作为SCR的主结,HV NweLL作为阳极, HV PweLL作为阴极。HV Diode SCR的Holding Voltage 相对于工作电压还是较低,很容易有LU风险,但是过度削弱器件的Snap-Back特性除了会降低器件的...
24.如图4所示,p型衬底psub上方设有第一p阱区(prw)10和n阱区(nwell),第一p阱区10上部设有第一p+掺杂区04和第一n+掺杂区02,n阱区上部设有第二p+掺杂区03和第二n+掺杂区01;所述 n阱区作为所述npn管t2的集电极与所述pnp管t1的基极;所述第一p+掺杂区04为所述pnp管t1的发射极;所述第一p阱区10...