在 EEPROM、音圈马达驱动芯片、DDR5 SPD 等领域技术领先,研发人员占公司员工比例达 49.82%。 深耕EEPROM领域超20年,拥有自主IP核和先进工艺(如55nm节点),产品覆盖从低密度到高密度全系列。 车规级EEPROM技术突破,打破海外垄断,进入比亚迪、特斯拉等供应链。 客户资源优势: 消费电子:与三星、华为、小米、OPPO等头部手...
最近新买了一块zynq的开发板,7010的,具体价格在700元左右,尝试了一下测试例程,发现很多例程需要下载插件或者是用7020的相应资源才能运行,所以先熟悉一下软件环境,学习一下IP核的配置。等到硬件方面熟悉以后,再做长远打算。 众所周知,zynq分为arm部分和FPGA部分,两个部分通过AXI总线连接,作为一名FPGA只能算及格分的...
签在市场上的广泛应用，设计者对更小面积，更低 功耗的嵌入式ＥＥＰＲＯＭ进行不断的深入研究。针对嵌入式ＥＥＰＲＯＭ的低功耗设计要求，一款 基于ＳＭＩＣ０．３５μｍＥＥＰＲＯＭ３．３Ｖ／ＲｅａｌＨＶ工艺的 ２５６ｂｙｔｅＥＥＰＲＯＭＩＰ核已经开发出来。典型情况下，电路读出时间为１００ｎｓ／...
- 部分应用场景需要为IP核保留参数或缓存中间数据,需扩展非易失存储空间3. 技术演进验证: - 早期FPGA(Xilinx XC4000系列等)通过PROM实现配置存储 - 新型FPGA(如Intel MAX10)虽集成了闪存配置单元,仍需外部Flash处理大数据存储 - 军工级系统通过PROM+FPGA架构实现抗单粒子翻转的三模冗余结构整个过程通过拆解FPGA工作...
看一下软件分析出的原理图结构(ILA IP核是之后添加的): 此处详细说明下双向端口使用:顶层模块中建立三态门结构,在输出使能有效时作为输出端口,无效是呈现高阻态,此时作为输入端口,由sda_in信号读取数值。那双向端口如何仿真呢?很简单,在测试文件中也构造一个三态门结构,而输出使能信号为设计中输出使能信号的相反值...
看一下软件分析出的原理图结构(ILA IP核是之后添加的): 此处详细说明下双向端口使用:顶层模块中建立三态门结构,在输出使能有效时作为输出端口,无效是呈现高阻态,此时作为输入端口,由sda_in信号读取数值。那双向端口如何仿真呢?很简单,在测试文件中也构造一个三态门结构,而输出使能信号为设计中输出使能信号的相反值...
正点原子开拓者FPGA Qsys视频:自定义IP核之数码管(2) 该课程是正点原子团队编写,详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。 2019-09-16 07:07:00•2995次阅读 正点原子开拓者FPGA Qsys视频:PIO按键控制LED 该课程是正点原子团队编写,详细讲解了quartus中的qsys。也可以从我头像...
用于RF ID的EEPROM技术及IP设计 设计了一个1 kb EEPROM IP电路,包括1.2 μm EEPROM工艺和EEPROM IP电路的设计.通过对电路结构的改进和对电路的优化设计,达到了低压低功耗的要求,并可以在较大的电压范... 冀康灵,刘志弘,朱钧,... - 《微电子学》 被引量: 0发表: 2006年 基于一款EEPROM IP核的读写控制设...
本文摘要:本文首先对I2C协议的通信模式和AT24C16-EEPROM芯片时序控制进行分析和理解,设计了一个i2c通信方案。人为按下写操作按键后,FPGA(Altera EP4CE10)对EEPROM指定地址写入字节数据,并接后按下读操作按键,读取该地址上的一个字节数据在数码管低两位显示出来。其中包括了对此方案的Modelsim仿真测试,并且接续完成板级验...
EEPROM (Electrically Erasable Programmable read only memory)是指带电可擦可编程只读存储器。是一种掉电后数据不丢失的存储芯片。 EEPROM 可以在电脑上或专用设备上擦除已有信息,重新编程。一般用在即插即用。