PVC设计包含100B晶体管,由16个TSMC N5计算芯片(下图蓝色部分)和8个英特尔7内存芯片(下图黑色部分RAMBO)组成,其中英特尔7内存芯片优化了随机存取带宽优化SRAM磁盘(RAMBO), 3D堆叠在两个英特尔7 Foveros基本裸片上。八个HBM2E内存芯片和两个TSMC N7 SerDes连接芯片通过11个密集嵌入式互连桥(EMIB)连接到基础芯片。Ser...
整个工序需要用到CMP、键合机(台积电可能是用Besi的) 台积电披露的SoIC发展路线图,2022年键合间距达到3um,2023年0.4 um,2024年0.2um。常规的键合工艺很难达到50um以下。这里0.2um指的是晶圆与晶圆SoIC-WoW的键合间距,晶粒到晶圆SoIC-CoW会更粗糙点,难度更大,现在最低Imec的是2um。主要是设备和工艺的问题,现在的...