本文转自公众号欢迎关注 一.描述符概述 1.0 前言 对于DWC Ethernet QoS驱动的编写来说,初始化完成之后,核心操作就是DMA的描述符链表配置(linked list of descriptors)。DMA根据描述符链表自动在FIFO和用户指定的缓存之间搬运数据。对于熟悉新思的IP的用户来说,这种套路会有
DWC_ether_qos中SMA(Station Management Agent)是一种双线站管理接口(MIM:Station Management interface),即MDIO管理接口,通过SMA模块即MDIO接口可以访问PHY的寄存器。 其具备以下特征: l时钟 IEEE 802.3中规定,MDC的最大操作频率(gmi_MDC_o)是2.5MHz。在DWC_ether_qos中,gmii_mdc_o时钟是从csr_i分频得到的,通过...
2.该位是自清零的,即软件写1触发软复位,硬件复位完成清零。 3.必须等到DWC_ether_qos所有的时钟域都完成复位才会完成,才会清零该位。 4.该位为0之前,即为1时不能写DWC_ether_qos的任何寄存器。 该位置位后,不能立马去回读该位,需要等待4个CSR周期后才能读,因为状态更新需要时间(具体的原因就涉及具体的总线...
DWC_ether_qos_databook.zip_dwc_dwc databook_ether MAC databook_q synopsys ether MAC IP databook 上传者:weixin_42652674时间:2022-09-23 dwc-ether-mac10-100-universal.docx The DesignWare Ethernet MAC 10/100 Universal intellectual property (IP) core implements the link layer of an Open System...
DWC_ether_qos_databook.zip_dwc_dwc databook_ether MAC databook_q synopsys ether MAC IP databook 上传者:weixin_42652674时间:2022-09-23 DWC_ether_qos_databook.pdf EMAC的datasheet文档,作为IP,给出的描述很详细,因为是英文的,所以要仔细看 ...
在接收描述符(读取格式)中,如果缓冲区地址字段全部为0,则DWC_ether_qos不会将数据传输到该缓冲区,并跳到下一个缓冲区或下一个描述符。 RDES0 RDES1 RDES2 RDES3 回写格式 RDES0 RDES1 仅对最后一个描述符有效(设置了RDES3[28]) RDES2 RDES3 ...
前面我们在”基于DWC_ether_qos的以太网驱动开发”系列文章中分享了驱动开发调试过程。其中最重要的就是要先调通收发数据流。而MAC和PHY之间数据流是重要的一环,其通过GMII(RGMII)接口通讯,该部分是数字接口,我们可以通过逻辑分析仪来监控RGMII接口的信号,可以知道MAC和PHY之间数据流是否正确。比如假设发送数据对方收不...
对于DWC Ethernet QoS驱动的编写来说,初始化完成之后,核心操作就是DMA的描述符链表配置(linked list of descriptors)。DMA根据描述符链表自动在FIFO和用户指定的缓存之间搬运数据。对于熟悉新思的IP的用户来说,这种套路会有似曾相识的感觉,没错新思的大部分高速IP的数据流都是这么处理的,比如在DWC2 USB的IP中就是Sca...
DWC_ether_qos中SMA(Station Management Agent)是一种双线站管理接口(MIM:Station Management interface),即MDIO管理接口,通过SMA模块即MDIO接口可以访问PHY的寄存器。 其具备以下特征: l时钟 IEEE 802.3中规定,MDC的最大操作频率(gmi_MDC_o)是2.5MHz。在DWC_ether_qos中,gmii_mdc_o时钟是从csr_i分频得到的,通过...
以太网驱动的编写与调试往往从MDIO接口开始,MDIO是MAC访问PHY的接口。实现通过MDIO对PHY进行操作才能配置PHY,所以实现MDIO读写是第一步。DWC_ether_qos提供了SMA模块,操作两个寄存器即可实现PHY寄存器的读写,比较简单方便,且支持C45和C22两种模式,另外有比较灵活的配置参数后面会详讲。