解析 DRC://检查版图中同层、不同层间图形的线宽、间距是否满足工艺的最小尺寸要求。 ERC://检查版图中是否存在开路、短路、浮点等违反电气规则的现象。 LVS:检查版图网表与电路原理图网表是否一致,即所画版图器件连接与相应的电路图连接关系的一致性检查。
VLSI 超大规模集成电路（Very Large Scale Integration）
百度试题 题目写出下列英文缩写的全称:IC,MOS,VLSI,SOC,DRC,ERC,LVS,LPE。相关知识点: 试题来源: 解析反馈 收藏
百度试题 题目下列不属于物理验证的分类类别的是( ) A. DRC(设计规则检查) B. ERC(电器规则检查) C. LVS(版图电路图同一性比较) D. CTS(时钟树综合) 相关知识点: 试题来源: 解析 D 反馈 收藏
Additionally, designers must address the growing concern of power consumption that is driven by battery life, cost, and heating/cooling concerns. Therefore, it should come as no surprise that modern IC designs are implemented with not one, but several, power domains to ensure ...
百度试题 题目在版图设计中, 电学规则检查称为( ) A. EXTRACT B. ERC C. DRC D. LVS 相关知识点: 试题来源: 解析 B 反馈 收藏
Zeni ERC can run independently, or with Zeni LVS. Zeni LVS Layout versus Schematic (LVS) is an essential part of the physical verification process, ensuring correctness of the design layout. Zeni LVS compares the drawn layout geometries against the schematic, using the corresponding CDL or ...
解析 DRC://检查版图中同层、不同层间图形的线宽、间距是否满足工艺的最小尺寸要求。 ERC://检查版图中是否存在开路、短路、浮点等违反电气规则的现象。 LVS:检查版图网表与电路原理图网表是否一致,即所画版图器件连接与相应的电路图连接关系的一致性检查。