在项目模式下,在Flow Navigator中,转到项目设置 - >语言选项 - > Verilog选项。在“定义”部分中,...
我正在尝试使用分区流程。我使用synplify_pro来合成我们的设计。我将define_compile_point定义为某些模块,...