1.DDS输出频率上限取决于参考时钟,并且由于ADC变换的原因最多只能达到参考的一半。 PLL输出频率的上限取决于VCO的上限。 2.DDS频率切换在数字域实现,时间非常快,可以达到ns级; PLL锁定时间取决的硬件时间,时间为us级; 3.DDS的实现不要额外的模拟器件,所以功耗低。 锁相环由于频率的实现全部在模拟器件实现,相对而言...
区别:PLL技术具有高频率、宽频、频谱质量好等优点,但其频率转换速度低。DDS技术则具有高速频率转换能力、高度的频率和相位分辨能力,但目前尚不能做到宽带,频谱纯度也不如PLL。混合式频率合成技术利用这两种技术各自的优点,将两者结合起来,其基本思想是利用DDS的高分辨率来解决PLL中频率分辨率和频率转换时间的矛盾。 赞(...