2.在terminal中输入 vim dc_script.tcl 打开TCL脚本,检查脚本内容是否有误,如果有误则敲i健进入编辑模式修改,修改完毕后敲ESC退出编辑模式,敲:后输入wq,敲Enter,退出vim 3.在terminal中依次输入 ic dc_shell -f dc_script.tcl 执行TCL脚本 4.等待脚本执行结束,每一步执行后,如果没有出错,terminal中会打印1,...
前面两种方式只是将DC启动起来,还没有开始工作,需要通过source命令把脚本写进去以后DC读取才开始工作。 而这种批处理模式,在启动的同时,DC执行run.tcl脚本即可工作,其中包括约束要求等: dc_shell -topo -f run.tcl | tee -i run.log -topo 使用拓扑模式启动DC,启动的同时执行run.tcl脚本,并且把启动过程显示在...
在将Verilog 或 VHDL 设计写出时,需要首先使用脚本第42行的change_names -rules [verilog|vhdl] -hierarchy命令将设计数据库文件命名转化为Verilog 或 VHDL规范命名。 脚本design_syn_flow.tcl调用了脚本design_sdc.tcl,该脚本用于对设计进行约束,具体内容如下: 上述脚本第9行中,逻辑库内定义了针对特定工艺的操作条...
用户通过过程可以扩充Tcl的命令,并且可以有不同的参数。 语法为: procname arguments body name:过程名 arguments:过程的参数,可以为空 body:过程的脚本 例如: dc_shell-t> proc plus {a b} { return [expr $a + $b]} dc_shell-t> plus 5 6 ...
DC可以使用GUI界面,也可以使用TCL(Tool Command Language)脚本工作。通过将指令语句保存在TCL脚本中,使用dc_shell调用执行就能够高效的完成综合。 DC综合实验的TCL脚本的目标包括: 指定工艺库 读入设计 规定设计环境,设计约束 执行综合 输出网表、时序描述等文件 ...
DC 工具脚本启动 1.生成file_list 2.编写SDC 时序约束(后边跑DC所使用到的sdc.tcl) 3.设置DC环境(后边跑DC所使用到的run.tcl) 4.更改Make file 4.1 环境目录:在dc_env的路径下 make dc即可;
dc综合脚本示例 主脚本rundc 副脚本rundc.tcl 副脚本setupEnv.tcl 副脚本setupLib_22nm.tcl 副脚本rccn_top.sdc 副脚本namRule.tcl
A路径变量的定义我们会放在common_setup.tcl中(一般是用set设置的变量)。 B库变量的指定我们一般放在dc_setup.tcl这个文件中,这里的库变量一般是用set_app_var进行指定,此外指定的是具体的某一个库,而不仅仅是路径,DC会从search_path里面寻找到这些库。
$dc_shell -topo -f run.tcl | tee -i run.log 意思是:使用拓扑模式启动DC,启动的同时执行run.tcl脚本文件,并且把启动过程中显示在终端的信息记录到run.log中。|tee -i就是写进信息的管道命令,把dc_shell -topo -f run.tcl 执行后显示的信息(输出结果),流入到run.log文件中。这样子是...