set_host_options,用来设置DC能调用的最大核心数目; set_svf,设置svf文件路径和名称; set_verification_priority,可以将某些design(reference)的verify优先级调高,从而在formal verification的verify阶段,更容易比过(可以用来解决abort的问题); set_multibit_options,设置多比特DFF的选择标准,比如设置为“timing_driven”...
1、综合的一开头设置记录svf set_svf digital_top.svf 2、接下来设置ss corner的db库 set stdlib_path ../../lib/stdlib/fe/nldm set ss_lib ss1p62v125c.db set search_path [concat $search_path $stdlib_path] set target_library [list $ss_lib] set synthetic_library [list dw_foundation.sldb]...
set_svf set_app_var sh_enable_page_mode false suppress_message {LINT-28 LINT-32 LINT-33 UID-401} set_app_var alib_library_analysis_path [get_unix_variable HOME] alias h history alias rc “report_constraint -all_violators” 6、DC的启动方式(举例) $dc_shell -topographical #交互式启动 ...
保存设计:write -f ddc -hier -out mapped/STOTO.ddc综合完成了,此外我们为formality进行停止记录数据(总之就是形式验证要做得事):set_svf -off 查看寄存器是否被移动等操作,也就是查看优化技术的结果细节(有兴趣的可以仔细看下,深入了解) 前面我们进行了各种retiming、pipeline的优化,有一些寄存器被移动了,有些组...
set_svf STOTO.svf ·读入设计和检查设计 (很前面的章节已经,这里不再陈述) ·执行时序约束,查看约束是否满足,同时执行非默认的物理约束: source STOTO.con check_timing source STOTO.pcon report_clock ·根据设计规范,应用不同的优化命令: -->根据1和2,IO约束是保守值,能够更改,还有就是最终的设计要满足寄存...
set_svf STOTO.svf 读入设计和检查设计 执行时序约束,查看约束是否满足,同时执行非默认的物理约束: source STOTO.con check_timing source STOTO.pcon report_clock 根据设计规范,应用不同的优化命令: 根据1和2,IO约束是保守值,能够更改,还有就是最终的设计要满足寄存器到寄存器之间的路径,因此,我们可以进行路径分组...
set_svf STOTO.svf ·读入设计和检查设计 (很前面的章节已经,这里不再陈述) ·执行时序约束,查看约束是否满足,同时执行非默认的物理约束: source STOTO.con check_timing source STOTO.pcon report_clock ·根据设计规范,应用不同的优化命令: -->根据1和2,IO约束是保守值,能够更改,还有就是最终的设计要满足寄存...
保存设计:write -f ddc -hier -out mapped/STOTO.ddc综合完成了,此外我们为formality进行停止记录数据(总之就是形式验证要做得事):set_svf -off 查看寄存器是否被移动等操作,也就是查看优化技术的结果细节(有兴趣的可以仔细看下,深入了解) 前面我们进行了各种retiming、pipeline的优化,有一些寄存器被移动了,有些组...
set_svf命令:set_svf filename [-append][-off] Generates a Formality setup information file for efficient compare point matching in Formality This command causes Design Compiler to start recording setup information for Formality, the Synopsys formal verification tool. TheSVF("Setup Verification for Form...
set_svf STOTO.svf ·读入设计和检查设计 (很前面的章节已经,这里不再陈述) ·执行时序约束,查看约束是否满足,同时执行非默认的物理约束: source STOTO.con check_timing source STOTO.pcon report_clock ·根据设计规范,应用不同的优化命令: -->根据1和2,IO约束是保守值,能够更改,还有就是最终的设计要满足寄存...