对于D Latch:在ENABLE为高电平期间,输出Q状态同输入D状态变化一致; 而对于D-Flip-Flop:仅仅在ENABLE的上升沿,输出Q会随着输入的D一致,其余情况保持不变。 上述电路的实现可以使用74LS08(与门)和74LS02(或非门)来实现。