本发明公开了一种LDPC-CC高速译码器,采用低密度奇偶校验卷积码LDPC-CC译码器结构,将其中的处理器设置为寄存器和存储器RAM相结合的存储结构;LDPC-CC译码器的节点并行因子为ρ,将LDPC-CC译码器结构中链路进行折叠,每条链路相应折叠成ρ条支链;对于所有支链,按照一定的查找规则查找获得RAM存储部分,除RAM存储部分外,其余...
摘要 本发明属于通信技术领域,具体为LDPC-CC译码算法及译码器。所述译码器电路由主控制器、处理器、外信息存储器构成,其中多个处理器间串行连接形成一个流水线结构,后验信息在相邻处理器间直接传递,而外信息则通过外信息存储器传递。该译码器采用了层次化译码算法,提高了算法收敛速度,只需传统的BP算法一半的处理器便...
AND LDPC-CC DECODER LOW-DENSITY PARITY CHECK CONVOLUTION CODE (LDPC-CC) ENCODER AND LDPC-CC DECODERLOW-DENSITY PARITY CHECK CONVOLUTION CODE (LDPC-CC) ENCODER AND LDPC-CC DECODEROKAMURA SHUTAIMURAKAMI YUTAKAORIHASHI MASAYUKI
本发明公开了一种降低平均迭代次数的紧缩型LDPC‑CC译码器设计方法,包括以下步骤:S1.基于紧缩型流水线译码器结构为基础,构建LDPC‑CC译码器模型:S2.初始化:首先将所有的FIFO的存储空间填充为∞,然后计算从信道接收到的消息;S3.移位:将一个新的I(n0)信息移入第一个FIFO中,其它的FIFO填充0,同时整个译码器的FIF...
根据LDPC编码数据中的系统数据的交织来对所述交织器和去交织器进行配置。 8.如权利要求7所述的LDPC解码器,其中所述并行节点处理结构具有多个可选择配置,每个配置支持相应的LDPC编码数据的码率,每个配置均包括相应的一组与相应的码率一致的系统变量节点、奇偶变量节点和校验节点。 9.如权利要求7所述的LDPC解码器,其中...
A low-density parity check convolution code (LDPC-CC) is made, and a signal sequence is sent after subjected to an error-correcting encodement using the lo... Y Murakami,S Okamura,M Orihashi,... 被引量: 0发表: 2015年 A 2.0 Gb/s Throughput Decoder for QC-LDPC Convolutional Codes This...
802.11n以及中国移动多媒体CMMB等各种标准广泛的采用了LDPC码.然而LDPC码的码率没有Turbo码那样灵活可变,如果采用类似 Turbo码的打孔方式实现码率的可变性,必将带来性能损失,这一缺点限制了LDPC码在移动通信等系统中的应用.本课题旨在解决LDPC码的这一问题, 促进LDPC码更为广泛的应用.本课题主要从研究LDPC码的结构出发...
LDPC码的性能主要取决于码字的结构和译码算法,合理设计码字的结构和选用高效的译码算法对于提高LDPC码的性能至关重要。 3. LDPC 3.1 LDPC码在无线通信中广泛应用于前向纠错。通过使用LDPC码,可以提高无线信道的可靠性,减少误码率,从而提高系统的通信质量。LDPC码在无线通信系统中的应用场景包括卫星通信、移动通信等。
在SSD内部的LDPC解码过程中,主要包括了两方面内容:硬解码(Hard Decode)和软解码(Soft Decode). LDPC解码的方法就是收到码字之后,与校验矩阵H相乘,如果是0矩阵,则说明收到的是正确码字。反之,则不正确码字,再根据相乘结果进行进一步纠错解码。 硬解码(Hard Decode): ...
1.LDPC码的原理 LDPC码的编码过程可以简单描述为:将信息位逐行按照一定规则填入矩阵,然后利用校验矩阵的规则生成校验位。具体来说,假设有n个信息位和m个校验位,将n个信息位逐行填入n×m的矩阵中的几列,然后根据校验矩阵的规则计算校验位。最终,通过将信息位和校验位组合起来形成编码序列。 2.LDPC码的特点 首先,...