如果是使用hex文件初始化sram,那只要下载好bit流,然后连上串口,就会打印字符串了。 FPGA工程里的时钟为200MHz,之前C程序设置的时钟为100MHz,波特率为19200,所以要把串口工具的波特率设置为38400。 如果FPGA工程的时钟与C程序设置的时钟一致,就不需要调整串口工具的波特率。 2)方案二:CDK烧录程序 1.创建新工程 2.工...
我自己写了一个简易操作系统(GROL-OS),然后用开源的C906的RTL代码在fpga zcu-104上搭建了一个简易的SOC,并成功的把GROL-OS移植到了基于C906的简易SOC上。这个项目和我之前的项目一样,是个教程性质/工作笔记性质的项目,并承接了前几个项目的进度。他们的时间逻辑如下: GROL-OS,这个项目是学习简易操作系统的...
【C906-SOC最小系统搭建】(3)FPGA移植 这些文档提供了使用玄铁开源RISC-V C906核心构建最小系统的深入指南,涵盖系统集成、仿真和FPGA实现。 开发环境 硬件 开发板:Alinx AXKU5 (xcku5p-ffvb676-2-i) 下载器:CKLink Lite 软件 Vivado2018.3 剑池CDK VCS2018 Verdi2018 贡献与使用 欢迎提交问题和改进建议 请遵...
Coremark的源码可以从GitHub上下载:https://github.com/eembc/coremark,移植coremark到rv64也非常省事: copy linux/目录,命名为rv64 使用riscv-gcc编译工程 cp -rf linux/ rv64 # GCC直接编译,也可以修改.mak文件使用make编译 riscv64-unknown-linux-gnu-gcc -O3 -Irv64 -Iposix -I. -DFLAGS_STR=\&...
此时看到只有tb.v报错,因为这个顶层文件是针对仿真的,我们移植到fpga需要按需修改该文件。所以我们禁用tb.v自己来写一个顶层文件。 右键点击tb.v->disable File 三.添加顶层文件 创建设计文件 参考tb.v实例化soc modulec906_top(clk,rst_b,uart0_sin,uart0_sout,b_pad_gpio_porta,jclk,jrst_b,jnrst_b,...
前面我们移植了openc906到淘到的fpga板子上,生成了bit文件。打样的扩展板和器件还没准备好,趁着这个时间我们来跑一遍openc906的仿真,熟悉下。 这里开发环境基于win11+WSL2+Ubuntu24, wsl环境准备可以参考之前分享的文章。 二.准备工作 2.1下载源码 git clonehttps://github.com/XUANTIE-RV/openc906.git ...
这里拉取qemu后一定要切换到最新版本的分支:8.0.0.由于之前我切换的6.1,导致这个版本的rv64没有支持xiaohui平台,查看官方手册后发现:所有编译出来的elf可基于⽞铁⾃研FPGA平台(E9xx仅smartl平台,C/R9xx仅xiaohui平台)上运⾏。所以6.1这个版本它是不支持C906开发板的,另外这里不建议直接在官网下载qemu压缩包(...