英特尔逻辑高级副总裁 Sanjay Natarajan 表示：“我们相信，英特尔的 PowerVia 可以在背面供电网络和传统源触点之间实现更直接、单一功能的连接，从而实现比imec 的方法低得多的电阻值。”总裁兼技术开发联席总经理。实现 BSPDN 的漫长道路 然而，在制造工厂中实施 BSPDN 需要进行一些流程和材料更改。下面，我们将发布...
IMEC、谷歌和Cadence今年在VLSI上发表的一项研究发现,高电源(HP)库实现了最大的优势,通常用于人工智能加速器等HPC应用。 1)BSPDN的扩展优势(7T TSVM=PowerVia,7T M0 18CPP= frontside only)随着时钟频率的增加而增加。芯片可以更快更小。2) 即使使用PowerVia作为基准,背面联系人也显示出显著的核心扩展优势 来源...
据介绍，BSPDN 与前端供电网络不同，它主要是利用后端；正面将具有逻辑功能，而背面将用于供电或信号路由。IT之家了解到，BSPDN 的概念于 2019 年在 IMEC 上首次被提出，当时有一篇引用该技术的 2nm 论文也在 2021 年的 IEDM 上进行了发表。作者在这篇韩文名为《SRAM 宏和使用 2nm 工艺后端互连的逻辑设计和...
台积电、三星、英特尔等芯片大厂近期积极布局背面供电网络(BSPDN)技术,并宣布将导入逻辑芯片的开发蓝图,比如三星计划将BSPDN技术用于2纳米芯片,该公司近日也于日本VLSI 研讨会上公布BSPDN 研究结果。 根据比利时微电子研究中心(imec)的说法,BSPDN 目标是减缓逻辑芯片正面在后段制程面临的壅塞问题,通过设计技术协同优化(D...
IT之家了解到,BSPDN 的概念于 2019 年在 IMEC 上首次被提出,当时有一篇引用该技术的 2nm 论文也在 2021 年的 IEDM 上进行了发表。 作者在这篇韩文名为《SRAM 宏和使用 2nm 工艺后端互连的逻辑设计和优化》的论文提出,将供电网络等功能移至芯片背面,从而解决仅使用正面造成的布线堵塞问题。据称,与 FSPDN ...
Arm 通过仿真实验显示了在 CPU 设计中用 BSPDN 带来的有益影响，该 CPU 是由 IMEC 开发的 3nm 工艺...
imec 项目经理 Geert Van der Plas 说:“将供电网络移至硅片背面已被证明是一种有趣的方法,可以解决线路后端 (BEOL) 路由拥塞挑战并减少 IR 压降。与 3D-SOC 方法的主要区别在于,现在将伪晶圆键合到目标晶圆上,以实现背面晶圆减薄和金属化。” imec 的合作伙伴之一当时就宣布将在其未来的节点芯片之一中实施这样...
事实上,BSPDN并不是首次出现。其作为概念于2019年IMEC研讨会上被提出,2021年IEDM的一篇论文中又做了引用。据称,2nm工艺应用BSPDN,经过后端互联设计和逻辑优化,可以解决FSPDN造成的前端布线堵塞问题,将性能提高44%,功率效率提高30%。
事实上,BSPDN并不是首次出现。其作为概念于2019年IMEC研讨会上被提出,2021年IEDM的一篇论文中又做了引用。据称,2nm工艺应用BSPDN,经过后端互联设计和逻辑优化,可以解决FSPDN造成的前端布线堵塞问题,将性能提高44%,功率效率提高30%。
IT之家了解到,BSPDN 的概念于 2019 年在 IMEC 上首次被提出,当时有一篇引用该技术的 2nm 论文也在 2021 年的 IEDM 上进行了发表。 作者在这篇韩文名为《SRAM 宏和使用 2nm 工艺后端互连的逻辑设计和优化》的论文提出,将供电网络等功能移至芯片背面,从而解决仅使用正面造成的布线堵塞问题。据称,与 FSPDN ...