A、 AXI在用做多个主接口时,会降低互连的性能和效率。 B、AXI-Lite支持独占访问,其接口的所有事务突发长度均为1。 C、AXI4-Stream协议用于主接口到辅助接口的双向数据传输,可以显著降低信号路由速率。 D、AXI4和AXI-Lite通过内存映射的方式来控制,将用户自定义IP编入某一地址进行内存映射。
AXI4-Lite接口是AXI4的子集,专用于和元器件内的控制寄存器进行通信。AXI-Lite允许构建简单的元件接口。这个接口规模较小,对设计和验证方面的要求更少。AXI4-Lite接口的特性如下: 1) 突发长度为1。 2) 所有访问数据的宽度和数据总线宽度相同。 3) 支持数据总线宽度为32位或64位。 4) 所有的访问相当于AWCACHE和...
AXI4‑Lite 接口有其自己的时钟和复位。AXI4‑Lite 时钟(s_axi_aclk) 独立于 DCMAC Subsystem 时钟的其余部分,其时钟频率可设为最高不超过 300 MHz 的任意值。 重要: AXI4‑Lite 时钟必须存在并保持稳定,DCMAC Subsystem 才能正常工作。AXI4‑Lite 时钟中断可能导致不可恢复的内部 DCMAC Subsystem 错误...