当两个时钟都稳定时,pma_init先被解除置位,然后reset_pb再被解除置位。 双工复位顺序: 1、reset_pb拉高信号等待最低128*user_clk的时间再拉高pma_init。 2、拉高pma_init后。保持PMA_init和Reset拉高状态至少一秒钟,以防止CC字符的传输,并确保远程agent检测到热插拔事件。 3、保持完成1s后,拉低pma_init。 4...
// System Interface //.init_clk_out (INIT_CLK_i), .user_clk_out (user_clk_i), .sync_clk_out(sync_clk_i), .reset_pb(reset_i), .gt_rxcdrovrden_in(gt_rxcdrovrden_i), .power_down(power_down_i), .loopback(loopback_i), .pma_init(gt_reset_i), .gt_pll_lock(gt_pll_loc...
init_clk信号用于复位pma_init信号。 reset_pb信号用于将Aurora 64B/66B核恢复到已知的启动状态。在重置时,重新初始化通道。 上电时,pma_init和reset_pb信号都为高,为了Aurora 64B/66B内核的正常运行,INIT_CLK和GT_REFCLK在上电期间是稳定的。当两个时钟都稳定时,先取消pma_init,然后取消reset_pb。 下面是仿...
reset_pb: 按钮重置。在example design 中作为的top层重置输⼊。驱动内核内部的⽀持重置逻辑所需。pma_init：收发器PMA_INIT复位信号通过⼀个⽆抖动器连接到顶层。系统地重置收发器的所有物理编码⼦层(PCS)和物理介质附件(PMA)⼦组件。信号使⽤init_clk_in去抖动⾄少6个init_clk周期。有关详细信息，...
在定制aurora IP核的时候,我们需要选择各种时钟的频率,包括GT参考时钟,INIT时钟以及DRP时钟,其中GT参考时钟是来自于专用的MGT bank上的专用端口,其他就没有必要。 aurora ip定制页面 从GT参考时钟开始,通过一系列的时钟管理单元,例如PLL,MMCM等,可以衍生出一系列的时钟供Transceiver以及aurora协议使用,今天的主角是十分...
图30 双工内核中的复位拉高下图显示了复位高速收发器的时序,gt_reset至少拉高六个init_clk_in时间周期。 由于user_clk是由txoutclk生成的,当高速收发器复位时,txoutclk会停止产生,因此经过几个时钟之后user_clk也会停止产生,之后channel_up拉低。 图31 双工内核中的gt_reset拉高两个复位信号的上电时序应该如下所...
那么重点看到:其主要使用场景为全双工或单工下,数据吞吐为500M~400Gbps的GT收发器。 下图为Aurora的传输场景: Aurora传输场景 当收发侧Aurora互连时,会自动初始化通道,当没有数据传输时,会发送空闲来保证链路up,当误码过多则会断开IP并且尝试重新复位。
#50 MHz板时钟约束NET“INIT_CLK_i”TNM_NET = INIT_CLK; tiMESPEC TS_INIT_CLK = PERIOD“INIT_CLK”20 ns HIGH 50%; 关于我所期望的,看看我看到的文档 INIT_CLK用于寄存和去抖PMA_INIT信号。 INIT_CLK不能来自GTX / GTH收发器,应设置为慢速,最好慢于参考时钟。
GTP收发器的发送端和接收端功能是相互独立,都是由Physical Media Attachment(物理媒介适配层PMA)和Physical Coding Sublayer(物理编码子层PCS)组成。PMA内部集成了串并转换(PISO)、预加重、接收均衡、时钟发生器和时钟恢复等;PCS内部集成了8b/10b编解码、弹性缓冲区、通道绑定和时钟修正等。
70549 - AXI Chip2Chip - Aurora - Simulation - Why the pma_init_out is not propagated? Description If I try to simulate a design with the AXI Chip2Chip IP (for example the example design for AXI C2C), the PMA_INIT_OUT is not propagated. What is the reason for this? Solution The...