ASYNC_REG 约束: 识别设计中的异步寄存器 禁用这些寄存器的 X 传输 ASYNC_REG 约束可通过以下方式附加到前端设计中的寄存器: 在 HDL 代码中使用属性 在赛灵思设计约束 (XDC) 中使用约束 ASYNC_REG 附加到的寄存器会在时序仿真期间保留先前的值,并且不会向仿真输出 X。请