它们描述了CoreLink NIC-400网络互连的原理和配置选项。这两套文档之间没有重复的内容。以下章节描述了每套文档所提供的信息。 CoreLink NIC-400 Network Interconnect documentationon page 1-6. AMBA Designer documentation. Documentation for optional CoreLink featureson page 1-6 DMC-400 DMC(Dynamic Memory Cont...
DMC(Dynamic Memory Controller)-400是400系列的一个动态内存控制器。DMC-400是一个符合高级微控制器总线结构(AMBA)的片上系统(SoC)外设,由ARM开发、测试和授权。它是一个高性能、区域优化的内存控制器,与AMBA ACE-Lite协议兼容。它支持以下内存设备: 双倍数据速率2(DDR2)同步动态随机存取存储器(SDRAM)。 低功耗...
这两个 ACE-Lite 主接口都连接到一个 DMC。这提供了对访问 DRAM 的完全控制。 1.2 Compliance The TZC-400 complies with, or includes, components that comply with the following specifications: AMBA ACE-Lite. AMBA AXI4. AMBA AXI3. AMBAAPB4. QoS Virtual Networks(QVN). 1.3 Features TZC-400 提供...
全新的CoreLink DMC-400动态内存控制器提供了一个多通道、高性能接口,符合低功耗DDR2(LPDDR2)和DDR3内存系统的全部规范要求。DMC-400同NIC-400和CCI-400一起,通过使用一个能够以最高效率利用内存接口带宽的基于优先性的调度程序,来提供点到点的服务质量。 Cortex-A15处理器是第一款完全由硬件实现虚拟机的ARM处理器...
DMC-400同NIC-400和CCI-400一起,通过使用一个能够以最高效率利用内存接口带宽的基于优先性的调度程序,来提供点到点的服务质量。 Cortex-A15处理器是第一款完全由硬件实现虚拟机的ARM处理器。为了将这一能力推广到所有的SoC上,全新的CoreLink MMU-400内存管理单元能够为其他虚拟机加速内存翻译。 供货...
DMC(Dynamic Memory Controller):动态内存控制器,也即DDR颗粒的控制器,包括DMC-34x、DMC-400、DMC-500、DMC-520、DMC-620。 SMC(Static Memory Controller):静态存储控制器,支持SRAM、NAND的控制器。包括SMC-35x。 CCI(Cache Coherent Interconnect):保证互联Cache一致性,包括CCI-400、CCI-500CCI-550。
有一个 CCI-400 和多个 DMC-400 来处理大多数内存访问，NIC-400 挂在 CCI 上来管理对系统其余部分的...
根据LDXR/STXR 访问的memory的属性,需要的monitor可以在CPU内部,总线,也可以DDR controller(例如ARM DMC-400 [2]在每个memory interface 支持8个 exclusive access monitors)。 一般Memory属性配置为 normal cacheable, shareable,这种情形下,CPU发起的exclusive access会终结在CPU cluster内部,对外的表现,比如cacheline ...
根据LDXR/STXR 访问的memory的属性,需要的monitor可以在CPU内部,总线,也可以DDR controller(例如ARM DMC-400 [2]在每个memory interface 支持8个 exclusive access monitors)。 一般Memory属性配置为 normal cacheable, shareable,这种情形下,CPU发起的exclusive access会终结在CPU cluster内部,对外的表现,比如cacheline ...