Arm CoreLink CCI-500 快取同調互連 (Cache Coherent Interconnect) 提供可擴充及可配置的互聯,協助 SoC 設計人員以最小的面積和功耗達成效能目標。
The Arm CoreLink CCI-500 Cache Coherent Interconnect offers a scalable and configurable interconnect which enables SoC designers to meet the performance goals with the smallest possible area and power.
为了完善 SoC,ARM 还提供一整套系统 IP,如 CoreLink NIC-400 网络互联(面向其余 SoC 的低功耗、低延迟、端对端连接)、CoreLink MMU-500 系统 MMU(用于 IO 虚拟化),以及CoreLink GIC-500(用于多群集之间的中断管理),当然还有用于调试和追踪的 CoreSight。 所有这一切的核心是 CoreLink CCI-500 缓存一致性互联。
不过,比Cortex-A72更加闪耀的则是ARM推出了全新的缓存一致性互联架构“CoreLink CCI-500”。 目前,ARM处理器采用了big.LITTLE大小核架构,不同架构的处理器核心可以在一起协同工作,而多核心共同工作时保证缓存一致性的关键一环就是目前ARM处理器的互联架构CCI-400(北桥)。 CCI-500的峰值带宽是目前CCI-400的两倍,AR...
因此,arm在CCI-400的基础上推出了CCI-500/550。它们带有snoop filter,在CCI中duplicate cluster里CPU的cache tag信息,帮助CPU之间的snoop,避免不必要的snoop到另一个cluster的CPU cache. CCI-500/550里的snoop filter当成一个snoop的中心,避免不必要的snoop broadcast。
目前,英国芯片设计公司ARM针对高端移动SOC推出了三款IP,ARM目前高端的SoC有A57和A53构成的大小核架构、最新的 Mali GPU架构T760 ,尽管这系列新产品和三星、高通和海思的合作正在推进,但ARM公司并没有停下前进的脚步,为了迎接2016以后的市场,他们在今天推出了一系列新产品,包括了Cortex-A72、CCI-500和T880。
日前,ARM发布了自己的下一代核心Cortex-A72,A72将会直接取代A57,定位高端市场。同时ARM还发布了CoreLink CCI-500,这是一块负责互联的模块,在GPU上,ARM的下一代是Mali-T880,据说性能可以提升最多达到80%。 …
额外的开销少了,内存的性能也跟着提升,ARM宣称CoreLink CCI-500可以提升30%的内存性能。 在内存带宽上,CoreLink CCI-500提升到了四通道128-bit内存位宽。这让采用ARM公版设计的厂商可以支持更宽的内存带宽,进而支持更高分辨率的显示设备。 而过去,只有高通的处理器内存带宽比较高,因为高通不使用ARM的一致性互联架构...
ARM基于ACE总线构建了big.LITTLE架构,两个cluster之间通过CCI400/500 interconnect连接在一起,通过ACE协议实现多核的一致性。此外还引入了AXI4-Lite总线,AXI4-Stream等总线标准; - AMBA5:AMBA5第一次引入了CHI总线标准,CHI总线是ARM原生设计的fully coherent总线标准,CHI总线抛弃了此前AXI/ACE广泛使用的hardware ...
一、A72架构和CoreLink CCI-500 长期以来,ARM走的都是低功耗,低性能路线,产品性能距离桌面的X86处理器很远,更不用说服务器芯片了。但是随着智能手机的不断升级,和PC市场的停滞,这个性能差距越来越小。 在A9之后,ARM意识到自己无法在性能和功耗之间兼顾,于是推出了大小核的策略,ARM称之为big.LITTLE,在低负载用...