.app_addr //app用户地址信号,这个地址需要依据物理芯片,整合地址空间,地址位宽=bank位宽+row位宽+col位宽+group位宽; .app_wdf_rdy //表示用户写DDR数据时候,MIG核接收完成,可以认为接收一个数据的ack信号 .app_wdf_data //app用户写数据输入; .app_wdf_wren //app用户接口数据写使能,或者
3'd1 :3'd0;//处于读的时候命令值为1,其他时候命令值为0; assign wfifo_rd_en = app_wdf_wren;//写FIFO读使能信号,读出数据与读使能对齐。 assign app_wdf_data = wfifo_rdata;//将写FIFO读出的数据传输给MIG IP的写数据; assign rfifo_wr_en = app_rd_data_valid;//将MIG IP输出数据有效指...
.din (wr_data),//(63 DOWNTO 0);.wr_en (wr_en), .rd_en (wr_ddr_en), .dout (app_wdf_data),//(511 DOWNTO 0);.full (fifo_full), .empty (wr_empty), .rd_data_count() ,//(5 DOWNTO 0);.wr_data_count(wr_data_count)//(8 DOWNTO 0)); 2,现在来看看 app控制模块 我...
仿真结果:(init_calib_complete信号大概在136us左右置1) 由仿真结果可知,rd_data_err信号一直为0,说明仿真写入与读出数据正确。 过程记录: 1、第一次由于在MIG配置中选择的DDR型号是MT41J256m16XX-125,数据位宽选择为32,也就是两块DDR3共用一组控制线,然而仿真Testbench只例化了一个ddr3_module,所以init_cali...