o.drcerrors :drcerror是指出违反设计规范的位置及其相关信息,如下图所示。p.text :text是指文字。q.ratsnests :ratsnest 是指鼠线 ( 即讯号线未完成的联机关系),如下图所示,此条讯号线中共有3条鼠线。r.ratts :ratsnestt-point是指t点,为呈 t型的ratsnest ,如下图所示,此条讯号线中共有1个t点。(2)...
modes(package)中勾选package to package为on(其中on为实时监测,只要触犯规则就报警,batch为只有点击update drc才监测报警,off是不监测,违反规则不报警)。当然,Color/Visibility中Stack-UP中相应层中的DRC显示也要开启。 22. 拖动时为什么不显示鼠线?移动铺铜或元件时,原来与之相连的过孔和线都消失了,怎么解决? 答...
要更具你的器件而定,这个规则只要是两个器件的place bound层相互重叠就会报警,同样需要打开检查开关,在setup——constrain——modes中的design modes(package)中勾选package to package为on(其中on为实时监测,只要触犯规则就报警,batch为只有点击update drc才监测报警,off是不监测,违反规则不报警)。
要更具你的器件而定,这个规则只要是两个器件的place bound层相互重叠就会报警,同样需要打开检查开关,在setup——constrain——modes中的design modes(package)中勾选package to package为on(其中on为实时监测,只要触犯规则就报警,batch为只有点击update drc才监测报警,off是不监测,违反规则不报警)。
在 placement list 上的module definitions会出现刚才生成的*.mdd文件ALLEGRO使用(V16.2) -DRC错误代码对照代码相关对象说明单一字符代码LLin 14、e走线PPin元件脚VVia贯穿孔KKeep in/out允许区域/禁止区域CCompo nent元件层级EElectrical Constraint电气约束JT-Junction呈T形的走线IIsland Form被Pin或Via围成的负片孤...
当然,Color/Visibility中Stack-UP中相应层中的DRC显示也要开启。22. 拖动时为什么不显示鼠线?移动铺铜或元件时,原来与之相连的过孔和线都消失了,怎么解决?答:Move时要选中Ripup Etch。选中Ripup Etch时将去掉跟该Symbol引脚相连的Clines,同时显示Rats,选中Stretch Etch时用Clines代替Rats,而什么都不选时则保留...
当然,Color/Visibility中Stack-UP中相应层中的DRC显示也要开启。 22. 拖动时为什么不显示鼠线?移动铺铜或元件时,原来与之相连的过孔和线都消失了,怎么解决? 答:Move时要选中Ripup Etch。选中Ripup Etch时将去掉跟该Symbol引脚相连的Clines,同时显示Rats,选中Stretch Etch时用Clines代替Rats,而什么都不选时则保留...
当Spacing/Physical constraints或Design constraints有check mode被切换成Batch时,文字显示状态会自动变换成Batch Out of Date,但Electrical constraint sets check mode 被切换成Batch时,文字显示状态不会自动变换成Batch Out of Date;所以这时检查DRC check的状态还是绿灯(文字显示状态为Up to date且DRC errors数量为零...
在Allegro的Setup->constraints里的set standard values中可定义每一层走线的宽度,比如,可以定义VCC和GND的线宽为10 Mil。在铺铜时注意shape->parameters里一些线宽的定义是否设置成DRC Value。 allegro 16.0: setup ->constraints->constraint manager-> physical->physical constraint set->all layer->laye width min...
如何allegro在中取消Package to Package Spacing的DRC检测 setup - constraint - design constraints - package to package -off 6.fanout by pick 的用途 route-fanout by pick 给bga自动的 打via, 对某个器件进行fanout,通俗的说就是从pin拉出一小段表层或底层线,打个孔 7.No Placement Grid was found 的...