您好!ADC_CLK 是BBPLL的分频,CLK_OUT是ADC_CLK的整数分频,DATA_CLK是ADC_CLK经过抽取后输出的数据率,有三个HB滤波器和一个FIR滤波器,如果三个HB滤波器都是能,FIR抽取率为2,那么ADC_CLK就是DATA_CLK的16倍。因此,需要根据您需要的数据率,插值率/抽取率,得出ADC_CLK的频率进行设置。具体的RX Digital Filters...
转换速率是指完成一次从模拟转换到数字的转换所需的时间的倒数。为了保证转换的正确完成，采样速率 (Sample Rate)必须小于或等于转换速率，习惯上我们认为转换速率等于采样速率。Fclk是转换的参考时钟，对于ADS1247来说，即为SPI的时钟， Tsclk为转换周期。
Other Parts Discussed in Thread:ADS1247 ADS1247 ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期
Other Parts Discussed in Thread:ADS1247 ADS1247 ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期
ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期 Other Parts Discussed in Thread:ADS1247 ADS1247 ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期
ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期 Other Parts Discussed in Thread:ADS1247 ADS1247 ADC转换速率就是输出速率吗,Fclk 定义的是什么的频率, Tsclk是什么的周期
转换速率是指完成一次从模拟转换到数字的转换所需的时间的倒数。为了保证转换的正确完成，采样速率 (Sample Rate)必须小于或等于转换速率，习惯上我们认为转换速率等于采样速率。Fclk是转换的参考时钟，对于ADS1247来说，即为SPI的时钟， Tsclk为转换周期。