ADC12QJ800-Q1: SYNC 信号周期性拉低 Part Number:ADC12QJ800-Q1 需求: 使用差分时钟:输入80MHz, 使用CPLL 生成采样率720Mpsp采样信号 JESD使用mode0,单lane速率5.76Gbps,使用8个lane,数据加扰,sysref信号0.2815MHz 寄存器配置表如下: 第一列为地址,第三列为寄存器写入值 最后的现象如下: 为什么sync信号会周期...
检查您的ADC12QJ800-Q1芯片和相关硬件,确保它们没有损坏或故障。 5. 软件问题:如果您使用的是软件来配置寄存器和控制ADC12QJ800-Q1,请检查您的软件代码,确保没有错误或遗漏。 建议您按照以下步骤进行排查: 1. 重新检查寄存器配置表,确保所有配置项都正确。 2. 检查时钟源和时钟配置,确保它们符合要求。 3. 检查...
Part Number:ADC12QJ800-Q1 需求: 使用差分时钟:输入144MHz, 使用CPLL 生成采样率720Mpsp采样信号 JESD使用mode0,单lane速率5.76Gbps,使用8个lane,数据加扰,sysref信号2.25MHz 配置过程: 首先,根据手册9.3章节使用如下寄存器配置顺序和值,读取CPLL,SPLL未锁定,JESD 未发出同步码 图中第一列为寄存器地址,第三列为...
ADC12QJ800-Q1 產品規格表 立即訂購 產品詳細資料 Sample rate (max) (Msps) 800 Resolution (Bits) 12 Number of input channels 4 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Automotive Peak-to-peak input voltage range (V) 0.8 Power ...