为VDRIVE选择可用的最低电压时,系统功耗将最低。 图2比较了12位ADC在VDRIVE值为3 V和1.8 V时标准SPI接口(含CS、SDO和SCLK)的典型功耗要求与总容性负载的关系,其中吞吐速率为100 kSPS、每次转换16个SCLK周期以及最差情况SDO输出为1010. 图2. 典型接口功耗与容性负载的关系 ADC电路设计的其它典型构成要素包括基准...
用于ADC配置的SPI接口分为4线模式(例如Analog Device 的AD9639)和3线模式(Analog Device 的AD9249)。对于4线模式来说,它有4根信号线,分别为:SDI(Serial Data In)、SDO(Serial Data Out)、SCLK(Serial Clock)以及CS(Chip Select)。3线模式与4线模式的不同之处在于SDI与SDO信号合并,称为SDIO。另外,某些ADC的...
因此,SCK频率必须足够快,以便在下一个CNV上升沿(或启用自动循环模式时的内部转换启动信号)之前从AD4696 SPI读取数据。 多个SDO数字输出 AD4696系列还包括双通道SDO和四通道SDO模式。在这些模式下,ADC结果在SDO和额外的GPIO引脚上并联。这些模式通过将每个SCK周期SPI上输出的位数增加一倍或四倍,显著降低给定采样速率所...
define SPI_SCK(n) (n?gpio_bit_set(GPIOA, GPIO_PIN_0):gpio_bit_reset(GPIOA, GPIO_PIN_0)) define SPI_SDO_READ() gpio_input_bit_get(GPIOA,GPIO_PIN_5) define VOL_EXTI_LINE EXTI_4 define CURR_EXTI_LINE EXTI_5 unsigned long curr_adc,vol_adc; void ADC_GPIO_init() { //IO口定...
尽管SAR-ADC和ΔΣ转换器都发射串行输出数据流(代表其转换),但是在其转换期间这两种器件有明显的差异。SAR-ADC对输入信号进行采样,然后把一个信号转换为串行数字输出。图2显示了一个SAR-ADC转换计时的过程。图中吞吐时间包括转换时间(tCONV)和静态时间(tq)。转换器在其输出端(SDO)发射串行12位数据流。
当CS/CONV脉冲短于转换时间,adc保持上电状态,自动小睡模式未激活。在此配置中,数字输出SDO在转换完成后变为活动的。图8和图9显示了上述两种情况的时序图。 图8 自动小睡模式在降低采样率时提供功率降低。此功能在以下情况下被激活CS/CONV在转换完成后仍然很高。
TI公司对其产品SPI配置信号的命名方式与通用的SPI信号命名方式不一样,但实际上SEN对应CSB、SDIN对应SDI、SDOUT对应SDO、SCLK不变。 1.SEN:控制ADC的SPI读写的使能信号; 2.SDIN:FPGA写入ADC的配置数据(寄存器地址和对应地址的数据); 3.SDOUT:ADC对应地址输出的配置寄存器数据; 4.SCLK:FPGA提供给ADC的SPI接口时钟...
例如,AD7616、AD7606和AD7606B系列具有两条或四条SDO线路,可在串行模式下实现更快的吞吐速率。 AD7768、AD7779和AD7134系列具有多条SDO线路,用作SPI电源。 用户在设计用于ADC配置和代码读取的微控制器SPI时往往会遇到困难。 图1.AD7768作为串行主电源,具有两个数据输出引脚(14001-193)。
一些新型ADC具有SPI,但有些ADC具有非标准的3线或4线SPI作为从机,因为它们希望实现更快的吞吐速率。例如,AD7616, AD7606和AD7606B系列有两条或四条SDO线,在串行模式下可提供更快的吞吐速率。AD7768, AD7779和AD7134系列有多条SDO线,用作SPI主机。用户在设计微控制器SPI以配置ADC和读取代码时往往会遇到困难。
3)数据输出(SDO):从第6个时钟周期开始,返回的数据为有效数据,共12位,高位在前。 2.2器件使用 1)对应这类非标spi,可以通过模拟时序实现; 2)通过硬件spi实现,其中此器件手册也有专门介绍如何通过硬件spi驱动(其他像ADI的器件就很少有说明),如图。 a)读一个完整的12bit数据至少需要17个时钟周期,故意以8bit模式的...