高速ADC供电指南 为使高速模数转换器发挥最高性能,必须为其提供干净的直流电源。高噪声电源会导致信噪比(SNR)下降和/或ADC输出中出现不良的杂散成分。本文将介绍有关ADC电源域和灵敏度的背景知识,并讨论为高速ADC供电的基本原则。 模拟电源和数字电源 当今的大部分高速模数转换器至少都有两个电源域:模拟电源(AVDD)和...
使用单电压轨(1.8 V )和两个不同的域(AVDD和DVDD,分别用于模拟域和数字域),便可获得足够好的性能。 随着硅处理技术的改进,晶体管的几何尺寸不断减小,意味着每mm2面积上可以容纳更多的晶体管(即特征)。但是,人们仍然希望ADC实现与其前一代器件相同(或更好)的性能。现在,ADC的设计采取了多层面方法,其中: 采样...
will get voltage value from AVDD.\n");printf("Notice that the Vref of ADC is from AVDD.\n...
ADC 按照方程式 14 生成与 VREF 成正比的输出为: 方程式 14 用 AVDD 代替 VREF 项,因为在图 3-1 中 AVDD 连接到 REFP 并且 REFN 接地。还要注意,方程式 13 说明 VOUT 等于 VEXCITATION 乘以 ΔR 与 R 之比。在图 3-1 中,AVDD = VEXCITATION+ - VEXCITATION-,而 VOUT (Bridge) = VIN (ADC)。代...
传统上使用线性调节器来为转换器的 AVDD 和 DRVDD 轨提供干净的电源。低压差线性调节器能够出色地抑制约 1MHz以下的低频噪声。典型 LDO 的控制环路带宽不超过此频率,因此更高频率的噪声会几乎毫无衰减地通过调节器。对于此频率以上的噪声,必须在 LDO 之后通过额外滤波对其进行衰减,防止此噪声到达 ADC。通常,结合使用...
用一个模拟电源引脚(AVDD)代替图中的采样时钟输入引脚。相同的原理在此同样适用,即任何噪声(近载波噪声或宽带噪声)将以这种卷积方式出现在输出频谱上。然而,有一点不同;可以将电源引脚视为带一个40 dB至60 dB的衰减器(具体取决于工艺和电路拓扑结构)的宽带输入引脚。在通用型MOS电路结构中,任何源极引脚或漏极...
SAR ADC需要数字电源(DVDD)、模拟电源(AVDD)和数字输入/输出电源(OVDD)。(AVDD) 和 (AVSS) 是电路模拟部分的电源和接地。基准电压(Vref)是一种模拟基准电压,允许用户配置ADC的上限。(Vref)代替AVDD来提供ADC基准电压源。ADC 范围介于 AGND 和 (Vref) 之间,即使输入信号的峰值幅度小于电源电压,您也可以使用 ADC...
Analog Voltage AVDD (V): 2.7~5.25 Resolution: 16Bits Sample Rate (max): 2kSPS Input Channels: 8 Multi-Channel Configuration: Multiplexed Interface: - Integrated Features: 50/60 Hz Rejection, Excitation Current Sources (iDACs),GPIO, Oscillator, PGA, Temp Sensor Architecture: Delta-Sigma 工作温度...
用一个模拟电源引脚(AVDD)代替图2中的采样时钟输入引脚。相同的原理在此同样适用,即任何噪声(近载波噪声或宽带噪声)将以这种卷积方式出现在输出频谱上。然而,有一点不同;可以将电源引脚视为带一个40 dB至60 dB的衰减器(具体取决于工艺和电路拓扑结构)的宽带输入引脚。在通用型MOS电路 结构中,任何源极引脚或漏极...
• 采用两个电源平面分别连接所有AVDD和DVDD。 • MAX11046模拟接口侧的AVDD电源平面和DVDD电源平面最好远离器件的数字接口引线。 (a) 对用户的DAS PCB进行测试得到的直方图,PCB布板不合理 (b) 对用户的PCB进行改进后测试得到的输出直方图 (c) Maxim DAS的输出直方图 图5 测试结果 测试结果 图5提供了基于MA...