摘要: 为了满足目前对数据处理速度的需求,设计了一种基于FPGA+DDS的控制系统。根据AD9910的特点设计了控制系统的硬件部分,详细阐述了电源、地和滤波器的设计。设计了FPGA的软件控制流程,给出了流程图和关键部分的例程,并对DDSAD9910各个控制寄存器的设置与时序进行详细说明,最后给出了实验结果。实验结果证明输出波形...
2 FPGA控制AD9910的软件实现 采用Ahem公司的EP1C6Q240C8控制AD9910,该器件的外部时钟频率为50 MHz,20个128?36 bit的RAM块,5980个逻辑单元(LE),240个管脚,属表贴器件。 FPGA与AD9910的外围电路简单,无需外加任何驱动电路,从而节省了硬件电路设计和调试的时间,FPGA与AD9910的连接框图如图2所示。 其中,SCLK用于输...
2)如果系统工作需要多次使用I/O_UPDATE,要注意I/O_UPDATE引脚置1的时间控制,这关系到系统能否顺利设置各个寄存器。 为了更好的说明FPGA对AD9910的控制,以下给出相关例程: 例程中,将update信号设置为手动,通过频率控制singletone profile0写入频率控制字0X0CCC_CCCD,此数字转换成十进制为21474836 5,代入频率控制字的...
FPGA与AD9910的外围电路简单,无需外加任何驱动电路,从而节省了硬件电路设计和调试的时间,FPGA与AD9910的连接框图如图2所示。 其中,SCLK用于输出数据交换的控制时钟,CS为片选信号,IO_RFSET控制DDS的系统复位,SDIO是数据传输线,IO_UPDATE使能DDS内部各寄存器数据更新,PROFILE用来选择八个相位/频率寄存器中的一个,OSK用来...
基于FPGA的AD9910驱动程序,采用Verilog语言编写,简明清晰,源代码共享,代码风格明朗,很容易理解。 FPGA AD9910 verilo 驱动程序2019-03-18 上传大小:7KB 所需:44积分/C币 基于FPGA的AD转换程序 基于FPGA的模数转换源程序,对初学者学习FPGA的AD转换有帮助 ...
AD9910的sync_in差分对接到FPGA(型号EP4SGX230KF4014)的OUT_Txx差分管脚上面无法设置LVDS,有没有补救措施 gungmng2019-01-09 09:36:22 AD9910PLL输出杂散 实现功能:AD9910DRG模式,产生30+5MHz的扫频信号,脉冲宽度16us;输入信号:40MHz,0dBm(信号源)AD9910配置:开启PLL(25倍),DRG,OSK;寄存器配置 ...
设计 了FPGA的软件控制流程 .给 出了流程图和关键部 分的例程 ,并对 DDSAD9910各个控制寄存器的设置与时序进行详细说 明,最后给出了实验结果 。实验结果证明输 出 波形质量高、效果好。对于频率源的设计与实现具有3--程实践意义。 关键词 :FPGA;DDS;CYCEP1C60240C8:AD9910 中图分类号:TN79l;TN742.1 文献...
基于FPGA的AD9910的驱动程序 基于FPGA的AD9910驱动程序,采用Verilog语言编写,简明清晰,源代码共享,代码风格明朗,很容易理解。 上传者:atshenshilin时间:2019-03-18 AD9910驱动+PDF-V0.4.rar 32例程加原理图 上传者:qq_49081865时间:2021-08-04 AD9910原理图、pcb、驱动程序高速DDS模块1G采样频率正弦波信号发生器扫...
AD9910的STM32驱动及中文数据手册资料下载 AD9910的STM32驱动,以及中文数据手册,资料很不错,没有FPGA相关驱动。 资料下载 邢磊 2018-05-11 10:16:39 如何使用AD9910直接数字频率合成器的RAM 如何使用AD9910的RAM 2019-07-02 06:02:00 AD9910 1GSPS,14 bit,3.3 V CMOS直接数字频率合成器 电子发烧友网为...
自己做了一个电路板,使用FPGA控制AD9910,采用DRG模式产生两段线性调频信号(线性调频信号带宽10M,一段1.5us时宽,一段15us时宽,AD9910后端接有20M带宽带通滤波器);每段线性调频信号经过脉压、加窗处理后发现都有两个峰值,特别是时宽15us的线性调频信号更为明显(详见图1);而且当线性调频信号带宽和时宽变化时,两...