2 void SetAD9833FreqRegister(Ad9833ObjectType *dev,WriteAd9833FreqReg reg,uint32_t freqValue) 3 { 4 uint16_t msbFreq,lsbFreq; 5 uint32_t freqReg; 6 7 freqReg =(uint32_t)(dev->freqConstant*freqValue); 8 lsbFreq = (freqReg & 0x0003FFF); 9 msbFreq = ((freqReg & 0xFFFC000)...
当PHASE0PSELECT位=0时,该寄存器的内容被添加到累加器输出的阶段。相位112Bits相位偏移寄存器1。当PSELECT位=1,该寄存器的内容被添加到累加器输出的阶段。在AD9833的模拟输出是fMCLK/228xFREQREG其中FREQREG是频率选择寄存器的值装入。该信号将逐步转移登记由2π/4096xPHASEREG在PHASEREG选择阶段是值载英寸的流程图...
在AD9833的模拟输出是fMCLK/228 x FREQREG其中FREQREG是频率选择寄存器的值装入。该信号将逐步转移登记由2π/4096x PHASEREG在PHASEREG选择阶段是值载英寸的流程图在图8显示了AD9833的例程以书面形式向登记册的频率和相位 写入一个频率登记: 当写入频率寄存器,位的D15和D14上给予注册地址的频率。 表四。频率寄存...
"FREQREG/ 式中:FREQRE为频率控制字,由频率寄存器FREQORE或FREQIREG勺值给定, 其范围为0WM<228一1。fMCLK为参考时钟频率。 输出正弦波的相位为2n/4096xPHASERE,其中PHASEREGI所选相位寄存 器的值。输出正弦波的峰峰值固定•约600mV,且正弦波不是标准正弦波,即 波谷是0 V,而不是负电压。因此,输出正弦波为:...
基本的DDS芯片,主频fMCLK=1 MHz,频率字FREQREG=1,同步加法器的位数为8,则同步加法器相当于进行0～255(0x00～0xFF)的计数过程,该过程循环重复,其循环频率为fMCLK/256。若ROM存储有正弦波数据,则经过D/A转换和LPF滤波后,输出频率为fMCLK/256的正弦波信号;当频率字FREQREG=2,则同步加法器相当于进行步长为2的...
AGND DGND FUNCTIONAL BLOCK DIAGRAM VDD CAP/2.5V MCLK AVDD/ DVDD Regulator 2.5V On-Board Reference FullScale Control FREQ0 REG FREQ1 REG MUX Phase Accumulator (28 Bit) 12 Σ SIN ROM MUX 10-Bit DAC MSB PHASE0 REG PHASE1 REG MUX Control Register Serial Interface & Control Logic DIV BY 2...
式中:FREQREG为频率控制字,由频率寄存器FREQOREG或FREQlREG的值给定,其范围为0≤M<228一1。fMCLK为参考时钟频率。 输出正弦波的相位为2π/4 096xPHASEREG,其中PHASEREG是所选相位寄存器的值。输出正弦波的峰峰值固定.约600 mV,且正弦波不是标准正弦波,即波谷是0 V,而不是负电压。因此,输出正弦波为: ...
PHASE012 Bits相位偏移存放器0。当PSELECT位= 0时,该存放器的容被添加到累加器输出的阶段。相位112 Bits相位偏移存放器1。当PSELECT位= 1,该存放器的容被添加到累加器输出的阶段。在AD9833的模拟输出是fMCLK/228 x FREQREG其中FREQREG是频率选择存放器的值装入。该信号将逐步转移登记由2π/4096x PHASEREG...
#define AD9833_REG_FREQ10x8000 #define AD9833_REG_PHASE00xC000 #define AD9833_REG_PHASE10xE000 #define AD9833_REG_CONTROL0x0000 // 初始化AD9833 voidAD9833_Init(void){ // 初始化SPI接口 // 初始化GPIO引脚 // 设置AD9833的控制寄存器 } // 设置频率 voidAD9833_SetFrequency(uint32_tfrequency...
相位0PHASE012 Bits相位偏移寄存器0。当PSELECT位= 0时,该寄存器的内容被添加到累加器输出的阶段。相位112 Bits相位偏移寄存器1。当PSELECT位= 1,该寄存器的内容被添加到累加器输出的阶段。在AD9833的模拟输出是fMCL 2、K/228 x FREQREG其中FREQREG是频率选择寄存器的值装入。该信号将逐步转移登记由2/4096x ...