0x3F5 [D7] 1:半双工模式使能0:全双工模式使能?或是其他? 0x3F5 [D0] 1:环路测试使能? 0 尼克wo 2018-10-23 09:24:13 AD9361数字CMOS接口时序问题 AD9361在1R1T传输时,当RX_FRAME和TX_FRAME信号为高电平时(即电平模式),AD9361数据收发并口传输时序图? 数据手册中并口的timming使用
AD9361下测试TDD模式RF Tx PLL失锁 大家好,我现在调试AD9361,手写FPGA程序进行配置,使用AD936x Evaluation Software Version 2.1.1产生初始化脚本。 测试情况如下: 1) 数字接口验证 wlyc1 2018-08-22 09:19:41 ad9361接收电平范围 AD9361是一种宽频带软件可定义收发器芯片,由ADI(Analog Devices Inc.)公司...
大家好,我现在调试AD9361,手写FPGA程序进行配置,使用AD936x Evaluation Software Version 2.1.1产生初始化脚本。 测试情况如下: 1) 数字接口验证: 1.1 )进行了BIST的数字端口测试,产生的内部正弦信号可以由FPGA正常接收,也对比了PRBS信号源,ok; 1.2 )FPGA内部产生数据,通过Loop Test回环对比,验证了数字接口回来的数...
AD9361是一款高集成度的射频(RF)收发器,能够配置用于广泛应用,在单个器件中集成了提供所有收发器功能的所有必要RF、混合信号和数字模块。可编程能力使这款宽带收发器可以适用于多种通信标准,包括频分双工(FDD)和时分双工(TDD)系统。 此外,这种可编程能力还允许通过单通道12位并行数据端口、双通道12位并行数据端口或1...
AD9361是一款高集成度的射频(RF)收发器,能够配置用于广泛应用,在单个器件中集成了提供所有收发器功能的所有必要RF、混合信号和数字模块。可编程能力使这款宽带收发器可以适用于多种通信标准,包括频分双工(FDD)和时分双工(TDD)系统。 此外,这种可编程能力还允许通过单通道12位并行数据端口、双通道12位并行数据端口或...
AD9361是一款高集成度的射频(RF)收发器,能够配置用于广泛应用,在单个器件中集成了提供所有收发器功能的所有必要RF、混合信号和数字模块。可编程能力使这款宽带收发器可以适用于多种通信标准,包括频分双工(FDD)和时分双工(TDD)系统。 此外,这种可编程能力还允许通过单通道12位并行数据端口、双通道12位并行数据端口或...