1、实验三 8-3优先编码器和3-8线译码器1、 实验目的 1、熟悉常用编码器,译码器的功能逻辑。 2、熟悉VHDL的代码编写方法。3、掌握复杂译码器的设计方法。二、实验原理 1、8-3线优先编码器的真值表。X1X2X3X4X5X6X7X8Y2Y1Y0XXXXXX0X000XXXXX01X001XXXX011X010XXX0111X011XX0X100X01111X1010111111X11...