高速ADC/DAC测试原理及测试方法 随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC、DAC的指标都提出了很高的要求。比如在移动通信、图像采集等应用领域中，一方面要求ADC有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。
传统的动态测试方法是用高精度DAC来重建ADC输出信号,然后用模拟方法分析(如图1所示)。但这样的测试方法复杂、精度低、能测试的指标有限。国外从20世纪70年代起研究用数字信号处理技术对ADC进行动态测试,主要方法有正弦波拟合法[1]、FFT法[2～3]、直方图法[4]等,而国内这方面的研究则刚刚起步。 本文介绍的测试系统...
单音输入测试项目仅需要一台R&S SMA100B即可完成，双音也只需要在前面单音基础上再增加一台R&S SMA100B...
超高速ADCDAC同步检测新方法.PDF,己口I1年 日月 第]口卷 第 日期 I 超高速 ADC/DAC的同步检测新方法 马小兵 。 杨汝 良张平 (1.中国科学院电子学研究所 北京 100190;2.中国科学院研究生院 北京 100039) 摘要 :多通道超高速 MUXDAC/DEMUXADC的同步检测主要通过 FPGA
利用FPGA作为控制器初步验证了隔离模块控制时序的正确性,为跟踪型逆变单元的检测环节提供了隔离方案,有效的抑制了高压侧对控制电路的噪声窜扰。但是,由于所选DAC的性能偏低,因此没有进行更高频率信号的测试。这将在以后的工作中进一步验证和完善。
ENOB并不是衡量ADC噪声性能的良好指标。噪声密度更接近实际噪声水平,但采用高斯脉冲进行基准测试可以得到ADC噪声性能以及TOF MS仪器灵敏度的真实情况。 低噪声、高速ADC的基准测试 MxFE可智能集成RF ADC、数模转换器(DAC)、片内数字信号处理和时钟/锁相环(PLL),支持多芯片同步。市场上也有仅配备高速ADC的Mx...
三、测试结果 下图所示的是VOFA+软件显示的采集信号 图6 AD9200采集的信号波形(采样率为21MS,输入正弦信号为1MHz,采样长度为512点) 相关问题分析如下: 回到顶部 四、DMA控制高速并行ADC/DAC的弊端和问题 1、采样触发信号问题及其解决办法 1)用STM32这样的MCU代替FPGA来控制高速ADC,最大的问题在于MCU软件的实时性...
3.增强线性度:优化DAC和比较器等关键模块,提高ADC的线性度。架构选择与优化采样保持电路优化1.减少噪声:优化采样保持电路的设计,降低噪声,提高信噪比。2.提高线性度:通过电路技术的改进,提高采样保持电路的线性度。模拟前端优化1.噪声抑制:加强噪声抑制技术,提高模拟前端的性能。2.抗混叠滤波:优化抗混叠滤波器,避免...
芯片上电后,内部DAC被锁定到满度量程的一半,采样保持器上的输入电压与DAC输出电压相比较,如果输入电压大于DAC输出电压,DAC的最高位为1,否则为0。每次比较后,逐次比较寄存器SAR将保存预定的结果,并确定下一次比较。每次保存的结果都将送不能超过DAC,8个比较周期后,将有8位数据存贮到SAR中,这时模拟输入电压的大小...