比较器是模数转换器设计的核心单元,其精度、速度、失调电压和回馈噪声等因素直接影响着系统模块的整体性能。传统的预放大锁存比较器通过采用3级或3级以上级联的预放大器结构降低比较器的传输延时和回馈噪声,但这些指标是以较高的功耗和增加芯片面积为代价的。典型的A-B型动态锁存比较器具有高速、低功耗的特点,但该结构...
MOS比较器comparatorHigh高精度GHzSpeedResolutionWalshCadence 系统标签: 高速高精度放大器失调设计增益comparator 28卷 第1期2011年1月微电子学与计算机MICROELECTRONICS&COMPUTERVol.28 No.1January2011收稿日期:2009-11-16;修回日期:2010-01-16一种高速高精度比较器的设计郭永恒,陆铁军,王宗民(北京微电子技术研究所,北...
一种高速高精度比较器电路设计专利信息由爱企查专利频道提供,一种高速高精度比较器电路设计说明:本发明公开了一种高速高精度比较器电路设计,包括第一级可再生放大电路、第二级正反馈锁存电路。该比...专利查询请上爱企查
高速高精度钟控比较器的设计
LT1720IS8&TR是一款高速、高精度、低噪声的模拟比较器,专为高速信号处理应用而设计。 特点: 高速比较功能,满足快速信号处理的需求。 低噪声设计,减少信号中的噪声干扰,提升信号质量。 高精度比较,提供准确的比较结果,适用于精密测量和信号处理应用。 应用 高速通信系统的信号比较和检测电路。 高速ADC(模数转换器)的...
高速高精度比较器的设计高速高精度比较器的设计 冯奕翔;李哲英 【期刊名称】《北京联合大学学报(自然科学版)》 【年(卷),期】2011(025)003 【摘要】With the analysis of preamplifier latch comparator,a high speed and high resolution comparator used for 12 bit and 1 MS/s SAR ADC was designed.The ...
一种高速高精度比较器的设计 数模转换器(ADC)作为片上集成系统SOC的关键模块,直接决定着SOC的性能.比较器更是在ADC中尤其是逐次逼近型(SAR)ADC中起着非常重要的作用.在SAR ADC中,比较器决定着ADC... 李鹏%刘力源%李冬梅 - 《半导体技术》 被引量: 0发表: 2010年 ...
1 比较器电路设计 本文设计的高速高精度钟控比较器从功能上可划分为3级,包括预放大级,钟控比较级,输出缓冲级,如图1所示。输入信号通过预放大级电路放大,并由时钟信号控制把放大后的信号传输到钟控比较级进行再生比较,最后利用正反馈结构的输出缓冲级电路将输出电压迅速转化成逻辑电平。
1比较器电路设计本文设计的高速高精度钟控比较器从功能上可划分为3级，包括预放大级，钟控比较级，输出缓冲级，。输入信号通过预放大级电路放大，并由时钟信号控制把放大后的信号传输到钟控比较级进行再生比较，最后利用正反馈结构的输出缓冲级电路将输出电压迅速转化成逻辑电平。 1．1预放大级为了满足高速、高精度的...
比较器作为Flash ADC中的重要组成部分,其速度、功耗和噪声决定了ADC的速度、精度和功耗。文中基于预放大再生锁存理论,基于65nm工艺,设计了一种工作在1GHz时钟周期下的超高速CMOS比较器电路,采用电荷存储失调校准技术使得失调电压15小于5.7mV,并采用可再生latch加速比较器输出电压翻转,可以在一个1GHz时钟周期内完成比较,...