1.Flash通路的上极板采样开关为 Latch放开输出复位,Latch立即进行正反馈放大,加快了比较器的速度,给MDAC建立留更多时间。 2.输入到Latch的输入有两级衰减,即开关电容处有 的衰减和pre-amp的增益小于1,前者利用开关电容电路实现电压相减功能而无法避免,后者目的减小返回到输入端的kick-back噪声。衰减特性使得Latch级的n...
免费查询更多高速比较器电路详细参数、实时报价、行情走势、优质商品批发/供应信息等,您还可以发布询价信息。
锁存比较器的失调电压除以预放大器的增益后折算到运放的输入端。因此,前置增益运放比较器的失调电压主要来自于预放大器。通过前置增益运放比较器输入端的踢回噪声,在信号的比较阶段混淆了输入信号。没有隔离电路可能导致采样电路的不稳定性和不精确的比较结果。因此在锁存比较器输入端和前置增益运放的输出端在之间需要一...
高速I/O更关注速度,无论是9600Mbps的并行DDR接口,还是112Gbps的串行serdes接口,都需要一个足够快的比较器,来满足采样数据的需求。 比较器的电路原理,是通过分辨两端输入的电压差异,来判断信号的电平高低,并将其转换为逻辑电平。比较器的精度,可以用“分辨率”来量化。简单来讲,就是比较器能容忍的输入电压差有多小...
图6 比较器整体仿真波形 4 结论 本文设计了一个基于1. 8 V电源电压、时钟频率可以达到500MHz的高速钟控电压比较器,采用预放大级、判断级、输出缓冲级结构,每一级的电路结构简单,通过对各个部分电路的特点进行分析,优化了前置放大器的晶体管的尺寸,实现了高速、高精度、低功耗的要求。在SMIC 0. 18μm CMOS工艺...
改善高速IC比较器瞬态响应肖特基二极管的电路设计 在设计实例中,一条电路把精确DC基准电压切换到高速IC比较器的非逆变输入端。该电路使用一个先断后连(BBM)方式工作的2 : 1多路复用器。多路复用器有寄生电容,后者向多路复用器的D1漏极注入的电荷QD1INJ可能会导致比较器的基准输入端出现误差电压(图1)。以下方程...
摘要 本实用新型公开了一种14bit逐次比较型ADC高速比较器电路,包含:时钟电路,时钟电路接入CLK信号,输出一个与CLK信号相位相反的CLK_N信号;前置放大电路,前置放大电路与时钟电路的输出端相连并接入CLK信号;数据锁存器电路,数据锁存器电路接入CLK信号;数据缓冲器电路,数据缓冲器电路与数据锁存器电路相连,用于对信号进行...
摘要 本发明公开了一种可调增益的高速高精度比较器电路,包括偏置电路、前置预放大器、两级再放大器、Latch锁存器、FUSE电路、偏置电路和时钟电路。前置放大器将差分模拟微小信号识别并放大,得到初次放大的模拟电压信号输出给两级再放大器进行放大;Latch锁存器将两级再放大器的输出信号锁存;时钟电路为Latch锁存器提供时...
摘要 本发明是一种与标准CMOS工艺兼容的低功耗高速高精度比较器电路,其特征是:低功耗高速高精度比较器电路包括顺次连接输入采样开关、前置放大器、二级预放大器与锁存器;输入采样开关包括一对采样输入信号的开关和一对采样参考电压的开关;前置放大器采用共源共栅结构以减少输入端产生的误差,二级预放大器双端输入单端输...
2.根据权利要求1所述的一种高速锁存比较器及其偏置电路,其特征在于,所述锁存器包括第一PMOS管(MP1)、第二PMOS管(MP2)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第一电容(C1)、第二电容(C2);第一PMOS管(MP1)的栅极为锁存器的正信号输出端,...