电路及版图设计工具：Virtuoso (Cadence)， 0.18um,0.35um等老工艺可以用L-edit.(这个不受限）版图...
Cadence的版图设计软件布局中多使用LayoutXL，布局完成后基本可以确保LVS通过，只需要关注DRC问题。Cadence公司不会为高校提供免费的软件，但有大学计划，以帮助高校进行教学与研究。我学校有30多个许可证，每年费用为8万美元，这在包括了Virtuoso和Encounter两个平台的情况下，已经相当便宜。然而，对于可盈利的...
高端芯片的制造很难，不只是难在光刻机这样的硬件设备上，在软件方面也面临着很多挑战。
calibre是用来验证版图设计是否满足厂家drc规则,验证版图与电路图一致性,检查天线效应,寄生参数提取等等工作的,是mentor公司的工具,一般可以集成在virtuoso内以方便设计时使用。纯数字应该是synopsis的工具吧,这个就没怎么做过了,不过数字库的标准单元版图都设计好了,主要工作就是place and routine(放置单元电路并规划连线)...
高端芯片的制造很难，不只是难在光刻机这样的硬件设备上，在软件方面也面临着很多挑战。
calibre是用来验证版图设计是否满足厂家drc规则，验证版图与电路图一致性，检查天线效应，寄生参数提取等等...