该电路是由74HCT161用“反馈置数法”构成的计数器。设电路的初态为并行置入的数据D3D2D1D0 = 0101,在第10个计数脉冲作用后,Q3Q2Q1Q0= 1111,使进位信号TC=1,并使置数使能端由1变成0,因此,在第11个计数脉冲作用后,数据输入端D3D2D1D0= 0101的状态才被置入计数器,使Q3Q2Q1Q0= 0101,为新...
【解析】解:图P6.12电路是采用异步置零法用74LS161接成的十进制计数器。当计数器进入Q:Q:Q=1010状态后,与非门输出低电平置零信号,立刻将计数器置成 Q_3Q_2Q_1Q_0=0000 状态。由于Q,0:QQ=1010是一个过渡状态,不存在于稳定状态的循环中,所以电路按00001001这十个状态顺序循环,是十进制计数器。电路的状态...
解:由图4所示电路的接线可知,两片CT71LS161采用同步级联组成8位二进制计数器,再通过反馈清零法构成N进制计数器。当输入计数脉冲后计数器的输出状态为 ,即对应的十进制数为时,该状态通过与非门作用于异步清零端,使计数器的状态为0。故图4所示电路为一百三十六进制加法计数器。反馈...
由中规模计数器74161构成的计数电路如下图所示。 (1)绘出其计数状态图,(2)分析其计数长度是多少?相关知识点: 试题来源: 解析解: 关键是理解74161的功能表,参见教材 286页中的 表9 — 4。此题循环的形成是利用了 161的置数功能, 即表中第二行的功能。当 QQQQA=1011时,图中上 下一个计数脉冲将把预置...
的计数分频比列表在表6.5.30中。 30图6.5.77所示为由一个8位串入一并出移位寄存器和或非门组成的正弦波发生器的原 理图。当移位寄存器的输出端与权电阻网络连接时,由分压器产生输人信号。试画出在CP 时钟作用下.D,Q1~Q8厦输出‰的波形。 解渡形如图6.5.78所示。 3I.分析图6.5.79所示计数器电路,说明是多...
解:集成计数器40193为双时钟可逆计数器,计数时钟信号从CPD端输入时为减法计数过程,清零控制输入RD端(高电平有效)、预置数控制信号输入LD端(低电平有效)的输入信号都是异步有效。根据图P8.5所示的电路连接,计数器计数输出为0110时,LD端的控制信号为0,即刻对计数器进行“预置数”,输入数据为0000,此后,计数器重新从...
【解析】解:图P6.17电路是采用异步置数法接成的七进制计数器。每当计数器计成QQ:Q:Q=0110(六)时,立即产生“置9”信号,使 S_(91)=S_(92)=1 ,将电路置成 Q_3Q_2Q_1Q_0=1001 ,于是电路便在9-0-1……5-9这七个状态间循环,形成七进制计数器。0110是过渡状态,不包括在稳定状态循环之内。此外, Q...
分析图9所示计数器电路(D、QD为高位):(1)画状态转移图;(2)说明是多少进制计数器。(CT54/74161的功能表见表1)
解析 【解析】解:图P6.11是采用同步置数法接成的七进制计数器。当计数器计成1001(9)状态时,LD变成低电位。待下一个CLK脉冲到来时,将电路置成 Q_3Q_2Q_1Q_0=0011(3) ,然后再从3开始作加法计数。在CLK连续作用下,电路将在0011~1001这七个状态间循环,故电路为七进制计数器。
从上述分析中可以看出,CD4017的基本功能是对“CP”端输入脉冲的个数进行十进制计数,并按照输入脉冲的个数顺序将脉冲分配在Y0～Y9这十个输出端,计满十个数后计数器复零,同时输出—个进位脉冲(见图5)。 4、结束语 和CD4017C集成电路相互通用的还有CD4017B,两者内部电路略有不同,CD4017B唯一不同于CD4017C的地方...