进入到仿真的bin目录下,打开run.makefile 仿真脚本修改如下: 1)修改仿真工具,添加vcs仿真选项,“LD_LIBRARY_PATH”是novas的路径,根据自己环境修改下。 2)添加verdi环境 修改好的仿真环境如下: RUN_DIR := ${PWD} TESTCASE := ${RUN_DIR}/../../riscv-tools/riscv-tests/isa/generated/rv32ui-p-addi ...
直接进入到vsim目录下,这里体现V2版本的优势,不用修改仿真脚本,使用命令参数化选择仿真工具,使用以下命令进行vcs仿真; make clean make install make compile SIM=vcs make run_test SIM=vcs 使用以下命令,启动Verdi查看波形; make run_test SIM=vcs 4.FPGA移植 这部分方法和V1的一致,修改FPGA型号、管脚约束、注...
make regress_runSIM=vcs // For iVerilog: make regress_runSIM=iverilog make regress_collect 至此,仿真成功。 参考资料: 1、Hummingbirdv2 E203 仿真排坑之路 - 简书 (jianshu.com) 2、4.1. How to run simulation — Hummingbirdv2 E203 Core and SoC 0.2.1 documentation (nucleisys.com)...
2.获取原工程 先虚拟机联网,我的所有IC工程都放在"ic_projs"目录下,进入该目录下,使用以下命令取下V2的工程; 3.VCS+Verdi仿真 直接进入到vsim目录下,这里体现V2版本的优势,不用修改仿真脚本,使用命令参数化选择仿真工具,使用以下命令进行vcs仿真; 使用以下命令,启动Verdi查看波形; 4.FPGA移植 这部分方法和V1的...
直接进入到vsim目录下,这里体现V2版本的优势,不用修改仿真脚本,使用命令参数化选择仿真工具,使用以下命令进行vcs仿真; make cleanmake installmake compile SIM=vcsmake run_test SIM=vcs 使用以下命令,启动Verdi查看波形; make wave SIM=vcs 5.FPGA综合
直接进入到vsim目录下,这里体现V2版本的优势,不用修改仿真脚本,使用命令参数化选择仿真工具,使用以下命令进行vcs仿真; 使用以下命令,启动Verdi查看波形; 5.FPGA综合 下图为FPGA移植的管脚分配表 进入到fpga目录下,使用以下命令启动vivado,需要手动点击综合生成BIT文件 ...
也可以在tb文件中,写一个uart接收模块,其波特率为115200,等待接收完成之后再通过$fwrite函数打印 四、总结 以上就是在虚拟机中仿真的过程,Nuclei_Tools文件包目前没在riscv-mcu的github中找到;另一个点是利用VCS和Verdi联合仿真的脚本和环境配置问题。
make dasm SOC=hbirdv2 CORE=e203 DOWNLOAD=ilm 然后将生成的sha.verilog复制到(e203)/tb下,接着进入(e203)/vsim,依次运行: make clean make install make compile make run_test SIM=vcs 则可查看仿真结果。还可通过命令: make wave SIM=vcs 来查看仿真波形。
run_test: 先创建目录vsim/run,创建软链接到vsim//bin/run.makefile;再make compile,编译run下的文件,编译过程同样使用了riscv的toolchain;最后make run,使用VCS平台执行TESTCASE对应的仿真程序。 1.2 高级语言程序 对于C语言文件(.c),以自定义的baremetal/demo_i2c文件夹下的demo_i2c.c文件为例,编译与执行过...
仿真实战 编译 iverilog -o wave test.v tb_test.v 生成波形文件 vvp -n wave -lxt2 打开波形文件 gtkwave testwave.vcd 生成文件如下 仿真结果 MCU JTAG安装 为了支持使用 GDB 进行交互式调试或者通过 GDB 动态下载程序到处理器中运行,需要为FPGA原型平台配备一个 JTAG调试器(JTAG Debugger), E203 内核支持...