安装iverilog 和gtkwave 命令如下: #从github下载 git clone https://github.com/steveicarus/iverilog.git#进入iverilog目录 cd iverilog #检测依赖文件、配置环境并编译 sh autoconf.sh ./configure make #运行测试demo检查是否编译成功 make check #安装iverilog sudo make install #查看iverilog的版本 iverilog –v...
$ git clone https://github.com/wuhanstudio/hbird_e203_tang $ cd hbird_e203_tang $ git submodule init $ git submodule update 1.2 下载比特流 源码下载下来之后,Tang_E203_Mini 这个目录是软核的 Verilog 代码,hbird-sdk 则是蜂鸟E203的SDK。 接下来用 TD 软件打开源码 Tang_E203_Mini/project/e203egmi...
make执行 参考文档:https://github.com/SI-RISCV/e200_opensource/blob/master/doc/蜂鸟E203快速上手介绍.pdf 按照参考文档,进行操作如下: 将e200_opensource 项目下载到本机 Linux 环境中,使用如下命令 git clonehttps://github.com/SI-RISCV/e200_opensource.git 进入到 e200_opensource 目录文件夹下面的 fpga ...
228 Commits RISCV_RA_PL/e203 analysis evaluate full_func .gitignore LICENSE README.md verilogRisc Fork 蜂鸟E203,做一些个人的修改 以此学习熟悉处理器结构 Evaluate 用于YJ432上验证xilinx AXI-EMC ip 优化取指令,ITCM改为32bit,强制取指32bit对齐,从ITCM和DM取指 ...
下载E203源码地址:https://github.com/riscv-mcu/e203_hbirdv2 0、准备文件: (1)System文件 地址:e203_hbirdv2-master/e203_hbirdv2-master/fpga/mcu200t/src/system.v (这里我们选用的是mcu200t芯片,若先用其他芯片可用其他system文件替代) (2)rtl文件 ...
git clone https://github.com/SI-RISCV/e200_opensource.git 进入到 e200_opensource 目录文件夹下面的 fpga 目录。 cd/fpga 设置需要编译的 Core 的具体型号 一定要指定FPGA_NAME,否则器件类型不一样,导致编译出错 make install CORE=e203 FPGA_NAME=nucleikit ...
https://github.com/SI-RISCV/e200_opensource/tree/master/boards 目录下,请用户自行查阅。 2.5 FPGA开发板的MCU部分 为了便于此开发板直接作为MCU原型嵌入式开发板使用,将“蜂鸟E203开源SoC”(简称SoC)的顶层引脚直接连到开发板上,并配有明显的丝印标注,详细描述如图2-2中所示,其要点如下: ...
git clone https://github.com/SI-RISCV/e200_opensource.git 进入到 e200_opensource 目录文件夹下面的 fpga 目录。 cd/fpga 设置需要编译的 Core 的具体型号 一定要指定FPGA_NAME,否则器件类型不一样,导致编译出错 make install CORE=e203 FPGA_NAME=nucleikit ...
(1)首先到芯来Github上下载蜂鸟e203 soc的源码https://github.com/riscv-mcu/e203_hbirdv2以下为其文件目录(2)建立vivado工程我使用的vivado版本为2020.2版本,其他vivado版本操作基本一致 首先创建一个project起好名字后点击下一步 这里选择RTL project ,勾选此时不指定源文件,注意下一个“project is an extensible...
`gitclonehttps://github.com/steveicarus/iverilog.git 切换到v11分支(必须用V11或以上的版本)git...