在栅氧界面,态密度缺陷通常是由于制备过程中的热处理、氧化气氛、掺杂等因素引起的。例如,在制备过程中,如果热处理温度过高或时间过长,可能会导致材料内部的原子或分子的重新排列,从而在界面处形成缺陷。另外,如果使用的氧化气氛或掺杂剂不纯,也可能会引入额外的缺陷。 为了解决栅氧界面态密度缺陷问题,需要从多个方面...
专利权项:1.一种CMOS器件中栅介质层界面态缺陷修复的方法,其特征在于,包括:S1:提供一半导体衬底;S2:在半导体衬底上生长一层氧化层界面层;S3:在氧化层界面层采用等离子氮化法掺杂氮元素,形成掺杂氮的氧化层界面层;S4:对掺杂氮的氧化层界面层进行高温氨气气氛下退火处理;以及S5:对掺杂氮的氧化层界面层进行高温激光...
摘要 本发明涉及CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层,涉及半导体集成电路制造技术,在栅介质层的制作过程中,在形成掺杂氮的氧化层界面层后采用高温氨气气氛下退火处理及高温激光退火处理,可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长,防止EOT变厚,并且充分修复掺杂氮的氧化层界面层...
监测大块缺陷或界面缺陷 确定缺陷密度,活化能、热截面、空间分布、俘获率和发射率 适合样品类型:P-N结,肖特基二极管,MOS结构,LEDs,FETs,半导体激光器,高阻和半绝缘材料 高灵敏度:探测大量本体缺陷密度<<109 atoms/cm3. 测量模式包括:C-V, C-T, I-V, I-T, DLTS, DDLTS, CCDLTS, DDLTS/CCDLTS, CTS, I...
半导体的掺杂浓度、缺陷能级位、界面态(俘获界面)是研究半导体性质的重要手段。此设备根据半导体P-N 结、金-半接触结构肖特基结的瞬态电容(△C～t)技术和深能级瞬态谱(DLTS)的发射率窗技术测量出的深能级瞬态谱,是一种具有很高检测灵敏度的实验方法,能检测半导体中微量杂质、缺陷的深能级及界面态。通过对样品的温度...