异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。
用PLA可编程逻辑阵列和D触发器设计能够进行加法计数和减法计数的两位二进制同步可逆计数器。当输入X=0时,进行加法计数;当X=1时,进行减法计数。进位/借位信号为Y。画出
利用D触发器设计四位二进制加法/减法计数器。相关知识点: 试题来源: 解析 利用CC4013或74LS74 D触发器设计四位二进制异步加法、减法计数器并测试其逻辑功能。 1)画出电路连接图 2)用点脉冲CP,观察计数状态,画出状态转换图,分别将QA、QB、QC、QD的波形图绘在下图中 QA QB QC QD...
由图可写出电路的输出函数和D触发器的激励函数: 利用PLA实现输出函数和激励函数,其阵列逻辑图如图所示。 时序逻辑电路包含组合逻辑电路和存储电路两部分。组合逻辑电路由小规模、中规模或大规模的RPM、PLA或逻辑阵列组成。存储电路由若干级触发器组成。用PLA实现时序逻辑电路功能时.其输入是电路的输入信号和存储电路中各...