02通过缩短印制电路板的连线间距来减低寄身电容。从而可以帮助解决起振问题和晶振频率稳定度的问题。 03应该保持对晶振应用温度和电压范围保持监控,从而保持晶体起振频率有必要的话要调整电容电阻的值。 04想要得到最佳效果,晶振设计应该采用Vdd峰峰值的至少40%作为驱动时钟反相器的输入信号。仅仅调节晶振两端是不能达到...