总的来说,封装式数字电源模块技术能将下一代封装技术和易用的数字电源技术进行结合,以最少的外部器件简化POL电源的设计、提供较传统开放架构电源模块或离散解决方案更高的可靠性,并能大幅缩短设计周期。
位于高压、恶劣、嘈杂的工厂车间环境和复杂的低压可编程逻辑控制器 (PLC) 之间的边界是经常被忽视且不起眼的数字 I/O 模块。由于应用用途的多样性以及对电气隔离、小尺寸和低功耗的共同要求,这些模块的设计具有挑战性。在本设计解决方案中,我们将研究I/O模块数字输入(DI)组件的传统“分立”设计的局限性,这些设计...
于兆杰博士,公众号:于博士Jacky,知乎ID:Jacky-树芯计划。毕业于西安交通大学微电子专业,先后就职于华为海思半导体、兆易创新、Mentor等知名企业,有十余年数字芯片设计验证经验。对芯片设计验证领域有独到见解,是理论与实践兼备的老鸟。现为“树芯计划”首席讲师,开
本文根据某有线语音指挥调度系统研制需要,设计了一种基于STC12C5A60S2单片机的8×4数字语音混音矩阵方案,并制作实物进行了调试和验证。验证结果表明:方案设计合理可行,研制的模块实物体积小、成本低,具有硬件电路简单、抗干扰能力强、混音功能设置灵活、调试方便等优点,具有较高的性价比和实用价值。 参考文献 [1] STC...
2.2 模块原理框图 FPGA内部逻辑功能强大,外围电路设计基于简单、可靠的原则。该模块由FIFO、USB2.0单片机、光电隔离器等部分组成。36路数字信号经光电隔离器进入FPGA主控单元,以供采集;FPGA处理采集到的信号,转换成数据进行编帧,然后写入FIFO。USB单片机提取FIFO中的数据,通过USB电缆传送给上位机,上位机将传送来的数据解...
3、数字解码设计 3.1、位模式(bit mode) 与包模式(packet mode) 数字解码模块需要1个pin脚接收2FSK方波fsk_di,如图 3所示。数字解码模块使用的时钟频率比fop高很多,对于输入的fsk_di信号通常会作简单的滤波处理(连续两拍抓到为“1”才认为是“1”,连续两拍抓到为“0”才认为是“0”)。
下面将介绍几个典型数字逻辑模块的关键设计点。 (1)时钟模块 本设计中外部晶振提供给FPGA的时钟为50 MHz,时钟模块的功能就是根据设计要求,利用锁相环以及使能时钟的设计方法为各个模块提供所需的时钟信号。通过锁相环配置工具将50 MHz的系统时钟进行1/2分频,从而产生频率为25 MHz并满足时序约束的主时钟。使能时钟设...
1、 数字量输入/输出模块单片机的输入输出11线是最容易引入干扰的地方;在严重干扰的情况卜,需耍将所有的II线光电隔离。由此会引出光耦这一元件。光耦是用來隔离输入输出的,主要是隔离输入的信号。在单片机应用系统中,往往有一些远距离的开关鼠信号需要传送到控制器,如果直接将这些信号接到单片机的I/O上,就会存在以...
数字信号处理模块可以以数字方式处理传感器和其他输入信号,如图像处理、语音识别、音频处理和视频压缩等。本文介绍了数字信号处理模块的初步设计方案。 2.功能需求 数字信号处理模块是一个通用的数字信号处理器,可以执行各种信号处理算法。模块需要支持以下功能: (1)容易拓展和定制的处理功能,能够在处理各种信号的同时,...
设计高通道密度数字输入模块 传统的分立式设计使用电阻分压器网络将24V/48V信号转换为微控制器可以使用的信号。前端也可以使用分立式RC滤波器。如果需要隔离,有时会使用外部光耦合器。 图2显示构建数字输入电路的一种典型的离散方法。 图2. 数字输入和输出模块的考量因素。