因此,需对CMOS芯片的外围电路进行完善设计,尽量避免CMOS芯片在使用过程中发生“闩锁效应”。 2CMOS芯片抗闩锁技术方案 导致CMOS芯片发生“闩锁效应”的基本条件有以下三个:1)在一定的外界因素触发下,CMOS芯片内部的寄生双极型PNP晶体管及NPN晶体管的基极、发射极处于正向偏置;2)寄生PNP晶体管及NPN晶体
一种抗单粒子闩锁效应的标准单元设计方法,步骤如下:(1)在标准单元版图中进行阱接触保护带设计,即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带,并且在阱接触保护带上多打接触孔;(2)减小阱接触保护带的间距,阱接触保护带的间距(dWC)最
首次听到这个词“抗闩锁设计”词义上好像是要给设计留有更改和改进的余地。别把设计制造出来的东西搞得无可救药了。
通过对传统微处理器复位电路的理论分析和工作波形仿真,发现在电源掉电时,微处理器在其复位引脚受到外部复位电容的放电冲击时,容易进入闩锁状态。由此提出上电复位电路也是容易导致CMOS电路进入闩锁的外部触发条件之一,并在此基础上设计了一种新型抗闩锁复位电路,能够自动检测...
内容提示: 空间电子技术SPACE ELECTRONIC TECHNOLOGY 2019 年第 3 期标准单元抗单粒子闩锁效应加固设计①王轩,巨艇,周国昌,赖晓玲,唐硕( 中国空间技术研究院西安分院,西安 710000)摘要: 文章针对 130 纳米 CMOS 工艺标准单粒子闩锁效应问题,开展了 Complementary Metal Oxide Semicon-ductor( CMOS) 器件单粒子闩锁效应...
第28卷第8期2014年8具电子测量与仪器学报J O U RN AL O F ELECTRO N I C M EAsU REM EN T AN D l N sTRU M EN TATI oN%f.28Ⅳ0.8· 865·DO I:10.13382/j .j em i .2014.08.009空间电子系统FPG A抗单粒子闩锁设计薛旭成吕恒毅韩诚山( 中国科学院长春光学精密机械与物理研究所长春130033)摘要...
摘要 一种抗单粒子闩锁效应的标准单元设计方法,步骤如下:(1)在标准单元版图中进行阱接触保护带设计,即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带,并且在阱接触保护带上多打接触孔;(2)减小阱接触保护带的间距,阱接触保护带的间距(dWC)最大不超过4um;(3)增大NMOS和PMOS有源区的间...
标准单元抗单粒子闩锁效应加固设计
6. 动电效应测井探测器电子系统设计 7. SRAM K6R4016V1D单粒子闩锁及防护试验研究 8. 机载任务电子系统总体布局优化设计 9. 胚胎电子系统动态重构的设计与实现 10. 电子系统的层次分解及建模 11. 大型军用电子系统的维修性设计 12. 航空电子系统仿真实验平台研究 13. 一种分布式航天器综合电子系统设...
飞腾申请衬底接触设计专利，可提高电路抗闩锁性能并提高衬底接触单元的面积利用率 金融界2025年1月24日消息，国家知识产权局信息显示，飞腾信息技术有限公司申请一项名为“衬底接触设计方法、装置、电子设备及存储介质”的专利，公开号 CN 119337807 A，申请日期为2024年10月。专利摘要显示，本申请提供一种衬底接触设计...