用VHDL语言描述带同步置位/复位端的D触发器(如图3-5所示,真值表如表3-3所示)的逻辑功能。表3-3 带同步置位/复位端的D触发器的真值表SRDCLKQQ'0111110111×××01上升沿上升沿0上升沿上升沿10保持0101保持10