2023.12.14(安路FPGA学习之ADC IP使用) 在使用安路fpga的过程中,无意间看到有个IP是ADC的,抱着试试的态度去试了一下安路的ADC IP核,感觉还可以,但是好像数据有一些跳动,可能是我电源本身电压不稳定的原因吧,因为只是尝试,所以并没有去特别的关注电源是否输出稳定,假如日后实际中需要用到可以重新再仔细看一下,我...
基本上读一读软件的手册问题都能得到解决。 软件在进入一些子介面的时候似乎总是有点卡,比如IP生成器,总是会卡上一会儿。 IP核生成器里的IP核好像太少了。。。 Bug:在关闭工程时,如果此时IO编辑界面没有关闭,程序会崩溃。 有点反人类的地方:软件里有很多地方的Yes/No是反的,比如: 然后说一下我最近都耗在了...
这个软件的使用有一个中文资料，里面详细讲解了TD软件的使用（包括创建工程、仿真、下载、IP核的使用）,...
熟悉各boss类常规硬件接口,如UART、SPI、I2Cboss、Ethernet等,并有相关的应用调试经验 3、熟悉Verilog语言,熟悉BOSS直聘ISE或Vivado等开发工具,熟悉FPGA布局布线仿真 4、熟悉IP核应用、高速Serdes接口及微小信号滤波与信号调制者优先 5、具备较强的风险意识及抗压能力、良好的逻辑思维能力,有较强的学习能力和执行能力。
时序仿真的目的是什么?什么是综合,综合有哪些步骤?什么是时序逻辑和组合逻辑?Fpga内部有哪些资源?然后围绕我的项目问:DDR3,是不是配置的ip核?调试的过程中有没有遇到问题?写代码时怎么写状态机?一段到三段式状态机的优缺点是什么?怎么编码?开发时有没有遇到过问题?我的项目用到了204b协议:怎么配置204b ...
然后我又安装了安路的开发软件TD, 导入tinyriscv的RTL文件夹源码,综合时发现TD不支持作者原来的gen_ram方法实现的Bram例化,改用TD软件提供的BRAM IP核的方式例化。其中地址总线的例化,需要根据安路EG4的用户手册做相应的配置,才能实现8bit、16bit以及32bit数据的读写。修改后综合,LE,LUT,reg资源都能满足移植需求,...
时序仿真的目的是什么?什么是综合,综合有哪些步骤?什么是时序逻辑和组合逻辑?Fpga内部有哪些资源?然后围绕我的项目问:DDR3,是不是配置的ip核?调试的过程中有没有遇到问题?写代码时怎么写状态机?一段到三段式状态机的优缺点是什么?怎么编码?开发时有没有遇到过问题?我的项目用到了204b协议:怎么配置204b ...
时序仿真的目的是什么?什么是综合,综合有哪些步骤?什么是时序逻辑和组合逻辑?Fpga内部有哪些资源?然后围绕我的项目问:DDR3,是不是配置的ip核?调试的过程中有没有遇到问题?写代码时怎么写状态机?一段到三段式状态机的优缺点是什么?怎么编码?开发时有没有遇到过问题?我的项目用到了204b协议:怎么配置204b ...