RAM2:0002H0010H……FFFAH ……… RAM7:0007H000FH……FFFFH 连接图: 译码器非使能端G2AG2B接5V电源,G1使能端接M/IO 缩短存储时间原理: 对每个存储体而言存取时间均不变,但CPU在全过程中交叉访问各个RAM,使8个RAM的存取过程同时进行,因此可以在一个存储时间内存入八个字,相当于提升8倍存取速度。©...